[实用新型]一种用于承载处理器的印刷电路板

说明书

本公开是关于一种用于承载处理器的印刷电路板，包括：电路板基板，其中，电路板基板中布设有不同型号的处理器，每个型号的处理器在电路板基板上布设有多个处理器，多个处理器至少属于两个型号，同一型号的任意两个处理器之间通过多根互联总线进行通信连接，不同型号的处理器之间用于通信连接的互联总线的数量相同；电路板基板上还布设有串行总线，各互联总线在电路板基板上的走线方向与串行总线在电路板基板上的走线方向相同。本公开实施例能够降低印刷电路板的加工的难度，提高印刷电路板良品率。

技术领域

本公开涉及印刷电路板制造技术领域，尤其涉及一种用于承载处理器的印刷电路板。

背景技术

英特尔Whitley平台是英特尔公司计划于2020年推出的新的处理平台，针对该平台所使用的处理器进行印刷电路板设计时，如图1所示，印刷电路板中用于CPU(CentralProcessing Unit，中央处理器)间通信的其中一条互联总线(英文名称UPI，Ultra PathInterconnect)走线方向和PCIe(peripheral component interconnect express，高速串行计算机扩展总线标准)线路(即串行总线)的走线方向会形成十字交叉。

相关技术通常采用特殊的钻孔技术，例如，背钻，盲白孔，雷射孔等技术，在互联总线走线和串行总线走线的交叉处进行钻孔，从而避免互联总线走线方向和串行总线走线方向形成十字交叉，以避免高速信号通道由于十字交叉而带来的引号干扰问题。

但是，上述通过特殊的钻孔技术会增加印刷电路板的加工的难度，容易因加工失败而造成印刷电路板报废，导致良品率的下降，从而导致成本上升。

实用新型内容

本公开提供一种用于承载处理器的印刷电路板，以至少解决相关技术中因对互联总线走线和串行总线走线的交叉处采用特殊钻孔技术而导致的印刷电路板良品率下降的问题。本公开的技术方案如下：

根据本公开实施例的第一方面，提供一种用于承载处理器的印刷电路板，包括：电路板基板，其中，

所述电路板基板中布设有不同型号的处理器，每个型号的处理器在所述电路板基板上布设有多个处理器，多个处理器至少属于两个型号，同一型号的任意两个处理器之间通过多根互联总线进行通信连接，不同型号的处理器之间用于通信连接的互联总线的数量相同；

所述电路板基板上还布设有串行总线，各互联总线在所述电路板基板上的走线方向与所述串行总线在所述电路板基板上的走线方向相同。

可选的，每个所述处理器包括多个数据传输端口，任意一根互联总线通过两个处理器的两个数据传输端口建立通信连接，任意两个处理器之间用于建立通信连接的互联总线在所述电路板基板上的走线方向相互平行。

可选的，所述处理器包括的多个数据传输端口之间相互独立。

可选的，所述互联总线为用户程序接口总线。

可选的，所述多根互联总线包括：第一互联总线，第二互联总线，以及第三互联总线，其中，所述第一互联总线分别通过两个处理器中的其中一个处理器的第一数据传输端口以及另一个处理器的第二数据传输端口建立通信连接，所述第二互联总线分别通过两个处理器中的其中一个处理器的第二数据传输端口以及另一个处理器的第一数据传输端口建立通信连接，所述第三互联总线分别通过两个处理器中的其中一个处理器的第三数据传输端口以及另一个处理器的第三数据传输端口建立通信连接。

可选的，所述电路板基板上预留有用于连接第四互联总线的数据传输端口，所述第四互联总线为除所述多根互联总线外的其他互联总线。

可选的，所述第一互联总线分别与其中一个处理器的第一处理单元以及另一个处理器的第一处理单元连接，所述第二互联总线分别与其中一个处理器的第一处理单元以及另一个处理器的第二处理单元连接，所述第三互联总线分别与其中一个处理器的第二处理单元以及另一个处理器的第一处理单元连接。