[实用新型]SPDIF接收控制器、FPGA芯片及电子设备有效

专利信息
申请号: 201921117902.8 申请日: 2019-07-17
公开(公告)号: CN210112175U 公开(公告)日: 2020-02-21
发明(设计)人: 葛庆国 申请(专利权)人: 上海先基半导体科技有限公司
主分类号: H04N21/4363 分类号: H04N21/4363;G06F13/42;G10L19/00
代理公司: 深圳众鼎专利商标代理事务所(普通合伙) 44325 代理人: 黄章辉
地址: 200000 上海市浦东新区中国(上海)*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: spdif 接收 控制器 fpga 芯片 电子设备
【权利要求书】:

1.一种SPDIF接收控制器,其特征在于,所述SPDIF接收控制器包括:串并转换电路、帧头检测电路、BMC解码模块、数据解析电路和校验检测电路;

所述串并转换电路用于接收SPDIF输入数据,并将接收到的所述SPDIF输入数据进行串并转换,得到总线数据;

所述帧头检测电路用于接收所述总线数据,并对所述总线数据进行帧头搜索和检测,生成帧定时信号;

所述BMC解码模块用于接收所述总线数据和所述帧定时信号,并根据所述帧定时信号对所述总线数据进行解码,得到解码数据;

所述数据解析电路用于接收所述帧定时信号和所述解码数据,并根据所述帧定时信号对所述解码数据进行解析,得到解析数据;

所述校验检测电路用于接收所述解析数据,并对所述解析数据进行数据校验,得到校验结果。

2.如权利要求1所述的SPDIF接收控制器,其特征在于,所述解析数据包括音频数据、有效标识、用户位和信道状态位。

3.如权利要求1所述的SPDIF接收控制器,其特征在于,所述帧头检测电路用于根据所述帧头的组态和帧头码型的关联性对输入的所述总线数据进行帧头检测。

4.如权利要求1所述的SPDIF接收控制器,其特征在于,所述BMC解码模块用于在确定所述输入SPDIF数据的每一个位开头的电平与前一个位结尾电平不同时,对所述帧头检测电路提供的帧定时信号对所述总线数据进行解码,得到所述解码数据。

5.如权利要求1或3所述的SPDIF接收控制器,其特征在于,所述帧头检测电路还用于:

若检测到起始子帧信号,则确定所述起始子帧信号对应的起始子帧为所述搜索到的所述总线数据的起始位置,以实现数据同步。

6.如权利要求1所述的SPDIF接收控制器,其特征在于,所述SPDIF接收控制器的输入工作时钟速率大于或者等于256Fs,音频采样率支持8khz~192Khz范围,音频数据位宽支持16bit~24bit的范围。

7.如权利要求1所述的SPDIF接收控制器,其特征在于,所述帧定时信号包括块定时信号、左通道定时信号和右通道定时信号。

8.如权利要求1所述的SPDIF接收控制器,其特征在于,所述串并转换电路包括移位寄存器。

9.一种FPGA芯片,其特征在于,所述FPGA芯片包括如权利要求1至6任一项所述的SPDIF接收控制器。

10.一种电子设备,其特征在于,所述电子设备包括如权利要求9所述的FPGA芯片。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海先基半导体科技有限公司,未经上海先基半导体科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201921117902.8/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top