[发明专利]电子设备及供电方法

说明书

本发明涉及一种电子设备，包括：处理器，具有第一电源端口、第二电源端口以及第一信号端口，处理器配置为通过第一信号端口发送和接收信号；存储器，具有第三电源端口、第四电源端口以及第二信号端口，存储器配置为通过第二信号端口接收和发送信号；第一电源，配置为提供第一电压域，第一电源通过第一电源端口连接处理器且通过第三电源端口连接存储器；以及第二电源，配置为提供第二电压域；第二电源通过第二电源端口连接处理器且通过第四电源端口连接存储器。

技术领域

本发明涉及一种电子设备，该电子设备可以有效减小信号的抖动，增大信号的余量，具有较高的运行频率和较低的制造成本。

背景技术

随着电子设备系统性能的提升，内存(memory)的带宽需求越来越大，而带宽越大频率越高。频率越高，信号的周期时间越小，信号采样的建立时间和保持时间越小。为了保证读写通信的正常，时序上必须满足建立时间和保持时间的要求。

图1是一种信号建立时间和保持时间的示意图。参考图1所示，在无信号抖动(jitter)的理想情况下，信号建立时间是tDS0，保持时间是tDH0。当存在信号抖动时，信号建立时间是tDS1，保持时间是tDH1。相比于无信号抖动的理想状态，有信号抖动时的信号建立时间和保持时间都变小。

理论上，每一根地址(address)的边缘(edge)应该都不是绝对对齐的，当时钟信号(CLK)变晚时，更早动作的控制地址信号(CA)的保持时间的余量(margin)会变小，当时钟信号变早时，更晚动作的地址信号的建立时间的余量会变小。

时钟信号的抖动可以用来衡量时钟信号来回抖动的程度，当时钟信号的抖动增大时，控制地址信号前后的余量都变小了。同样的，当数据选通信号(DQS)的抖动增大时，数据信号(DQ)前后的余量都会变小。

电源纹波是引起信号抖动的一个重要因素。图2是一种输入输出端口的驱动电路的等效电路的示意图。参考图2所示，输入输出端口(IO)的驱动电路可以等效成金属-氧化物半导体场效应晶体管(MOSFET)和电容。信号延迟的计算公式如下：

Delay＝C/k(Vgs-Vth) (1)

其中，Delay为信号延时，C为电容(capacitance)，k为系数(coefficient)，Vgs为栅-源电压(Gate to source voltage)，Vth为栅-源阈值电压(Gate to source thresholdvoltage)。

图3是一种输入输出端口的延迟示意图。参考图3所示，相比于输入输出端口的正常电平V_NOM，当端口的高电平电压V_H越高时，延时(TD,Time Delay)越短(Faster)，当端口的低电平电压V_L越低时，延时越长(Slower)。而电源的纹波越大，则信号的抖动就越大。

图4是一种现有的电子设备的示意图。参考图4所示，在现有的电子设备400中，其供电方式为中央处理器(CPU)410和内存(Memory)420的所有输入输出端口(IO)都在VCCQ0电压域。VCCQ0电压域由同一个电源430来提供。

由于电源纹波主要由电源本身输出的纹波和印刷线路板(PCB,Printed CircuitBoard)的走线电感(L)引入的纹波噪声这两部分组成。因此，现有的电子设备400的供电方法存在以下问题：

首先，内存420在VCCQ0电压域的负载电流很大，需要使用BUCK电源供电，但BUCK电源本身纹波比较大，使得信号的抖动较大，信号的余量较小。

其次，根据电源纹波的计算公式：

V_Rip ＝ Z_PDN * I_Sw (2)