[发明专利]基于模数转换器的可靠性验证方法及系统

说明书

本发明揭示了一种基于模数转换器的可靠性验证方法及系统，所述方法包括：S1、提供测试信号并发送至模数转换器中的逻辑数字单元；S2、提取逻辑数字单元的静态电流和/或输出信号；S3、根据不同时钟周期下的静态电流和/或输出信号判断逻辑数字单元中的逻辑是否正常。本发明针对ADC的逻辑数字单元引入可靠性验证机制，验证电路简单有效，通过测试静态电流IDDQ和/或比对输出码型即可实现逻辑数字单元的可靠性验证。

技术领域

本发明属于模数转换技术领域，具体涉及一种基于模数转换器的可靠性验证方法及系统。

背景技术

参图1所示，模数转换器(Analog to Digital Converter，ADC)通常包括模拟单元和逻辑数字单元(Logic)，逻辑数字单元(Logic)接收模拟单元中比较器Comparator的输出信号，CLK为逻辑数字单元的时钟信号。

现有技术中逻辑数字单元通常不会做DFT(Design For Test，可测性设计)，当ADC异常时，无法区分ADC模拟单元和数字部分的问题，也无法区分芯片到上位机整个逻辑链路的问题，存在较大的可靠性风险，且ADC异常时问题定位耗时较长。

因此，针对上述技术问题，有必要提供一种基于模数转换器的可靠性验证方法及系统。

发明内容

本发明的目的在于提供一种基于模数转换器的可靠性验证方法及系统，以在实现模数转换器逻辑数字单元的可靠性验证。

为了实现上述目的，本发明一实施例提供的技术方案如下：

一种基于模数转换器的可靠性验证方法，所述方法包括：

S1、提供测试信号并发送至模数转换器中的逻辑数字单元；

S2、提取逻辑数字单元的静态电流和/或输出信号；

S3、根据不同时钟周期下的静态电流和/或输出信号判断逻辑数字单元中的逻辑是否正常。

一实施例中，所述步骤S3包括：

根据不同时钟周期下的静态电流判断逻辑数字单元中的逻辑是否正常；

若不同时钟周期下的静态电流在预设电流范围内，则判定逻辑数字单元中的逻辑正常；

若不同时钟周期下的静态电流在预设电流范围外，则判定逻辑数字单元中的逻辑异常。

一实施例中，所述步骤S3包括：

根据输出信号判断逻辑数字单元中的逻辑是否正常；

若输出信号的码型与测试信号的码型相同，则判定逻辑数字单元中的逻辑正常；

若输出信号的码型与测试信号的码型不同，则判定逻辑数字单元中的逻辑异常。

一实施例中，所述测试信号为码型发生器输出的0/1码。

一实施例中，所述方法还包括：

逻辑数字单元通过选通器接收测试信号或模拟单元输出信号；

在可靠性验证状态下，逻辑数字单元通过选通器接收测试信号；

在模数转换器正常工作状态下，逻辑数字单元通过选通器接收模拟单元输出信号。

本发明一实施例提供的技术方案如下：

一种基于模数转换器的可靠性验证系统，所述系统包括：

测试信号提供单元，用于提供测试信号并发送至模数转换器中的逻辑数字单元；

电流/信号提取单元，用于提取逻辑数字单元的静态电流和/或输出信号；