[发明专利]一种基于FPGA的二维平面相控阵天线配相算法实现方法

说明书

本发明涉及一种基于FPGA的二维平面相控阵天线配相算法实现方法，采用FPGA硬件实现本发明，利用FPGA丰富的DSP资源、存储资源和并行运行特性，通过算法优化实现二维平面相控阵天线配相算法，提高算法的运算速度。通过将配相算法中的浮点型数据转换为整型数据、使用查表法简化运算过程、以数据量化和数据编码原理为基础，简化配相算法中的取模运算、以数据量化为基础，简化四舍五入运算获得最终配相码。本发明实现的配相算法运算速度由计数器时钟频率决定，运算精度由扩大倍数决定。

技术领域

本发明属于相控阵天线领域，具体涉及一种基于FPGA的二维平面相控阵天线配相算法实现方法，应用于提高二维平面相控阵天线配相运算速度。

背景技术

60年代发展起来的二维平面相控阵，主要应用在外太空目标监视和战略预警等重要场合。随着相控阵总体技术发展和核心移相组件制造工艺日趋成熟、成本不断降低，二维平面相控阵日益广泛地应用在战术雷达领域。相控阵雷达TAS、TWS、分区搜索、功率烧穿等多种功能主要得益于天线波束快速扫描和快速赋形的技术特点。相较于一维相控阵，二维平面相控阵雷达工作模式更加多样化，对波束捷变要求更高，同时因其移相单元数量巨大，系统对波束控制电路响应速度提出了更高的要求。

常见的波束控制电路硬件架构一般基于DSP、专用ASIC芯片或FPGA芯片。DSP硬件架构波束控制电路在一维线阵相控阵雷达中应用较多，其控制规模较小，配相计算响应时间控制在雷达系统时序可接受范围，其优势在于电路调试效率较高,实现速度快；专用ASIC波束控制芯片较多见于批产相控阵天线或子阵波束控制中，其设计成本较高，但在定型批产后效益明显；FPGA芯片架构的波束控制电路，其成本适中，适合于小批量生产过程和批产先期验证，其丰富的存储器资源、DSP资源、IO资源以及硬件并行运算特性，有利于快速实现配相算法和配相控制信息传输，满足天线波束高速扫描需求。

二维平面相控阵天线配相运算中存在正余弦三角函数运算、除法运算、乘法运算、加法运算、模运算及逻辑判断分支，是一种较为复杂的运算过程。其中的三角函数运算、乘除法运算以及模运算在各类硬件平台中耗时都较多。然而配相运算速度直接决定相控阵天线波束扫描速度，若配相运算速度过慢，将导致天线性能无法满足系统需求。随着二维相控阵天线的持续推广，天线移相单元数量越来越多，这对配相运算速度提出了更高的要求，推动算法实现硬件平台出现新变化并要求对算法进行优化。

发明内容

要解决的技术问题

本发明的目的是克服现有技术之不足，提供一种基于FPGA的二维平面相控阵天线高速配相算法实现方法。

技术方案

一种基于FPGA的二维平面相控阵天线配相算法实现方法，其特征在于步骤如下：

步骤1：根据频点查找方位频率信息表、根据方位波位号查找方位波位正弦表、根据俯仰波位号查找俯仰波位余弦表，三个查表结果作乘积运算；运算结果与方位单元计数i相乘，获取方位维空间相差

所述的方位频率信息表存储的内容为其中round为四舍五入函数；d_x为天线阵方位维单元间距；In为移相器最小步进量；p为方位频率信息数据放大倍数参数；f为频率值，c为光速；若天线工作频率点数为F_n，则方位频率信息查找表存储量大小为F_n；方位频率信息表是一个一维数组表，以频率点为查表索引；

所述的方位波位正弦表存储的内容为其中round为四舍五入函数；sin为正弦函数；/为天线方位波位对应的指向角；w为方位波位数据放大倍数参数；若天线方位波位数为B_AZ，则方位波位正弦查找表存储量大小为B_AZ，方位波位正弦查找表是一个一维数组表，以方位波位号为查表索引；