[发明专利]一种卫星信道高动态时延多普勒模拟系统

权利要求书

1.一种卫星信道高动态时延多普勒模拟系统，包括输入单元、FPGA控制单元、上位机参数控制单元和输出单元；

所述FPGA控制单元包括静态时延控制单元、动态时延控制单元和多普勒频移模拟单元；

所述静态时延控制单元接收输入单元的数字信号，并从上位机参数控制单元获取延时参数，将所述数字信号进行延时处理后传送至动态时延控制单元；所述静态时延控制单元还用于与外部的DRAM进行数据交换；

所述动态时延控制单元接收所述静态时延控制单元输出的数字信号，并接收所述上位机参数控制单元的输出的时延在每个采样周期内的实时变化值，通过数字NCO控制实时变化值的读取，根据上一采样周期的时延值共同计算实时时延，并通过分数时延滤波器和FIFO控制，实现对数字信号的实时时延的控制；所述动态时延控制单元将控制后的数字信号传送至多普勒频移模拟单元；

所述多普勒频移模拟单元接收所述动态时延控制单元传送的数字信号，并接收所述上位机参数控制单元输出的实时多普勒变化值，并通过NCO控制实时变化值的读取，然后通过DDS进行基带信号的数字变频，通过所述输出单元输出；

所述上位机参数控制单元控制界面输入频点、输出频点、固定时延和动态时延参数信息；所述上位机参数控制单元计算动态多普勒模拟和时延的参数，通过PXI总线的DMA通道传输到下位机中；

所述静态时延控制单元进行时延的过程为：

步骤一、建立两个FIFO，FIFO1存储输入单元的数字信号，FIFO2存储DRAM输出的数字信号；

步骤二、采用轮询调度算法分配时钟周期；

判断当前时钟周期分配情况，如果当前周期为写入周期，则执行步骤三；如果为读取周期，则执行步骤四；

步骤三、读取FIFO1中的数据，如果读取失败，则返回步骤二，如读取成功，则将FIFO 1中读取的数据写入DRAM，然后返回步骤二；

步骤四、判断读取周期的计数是否大于从上位机参数控制单元获取的DRAM初始延迟周期，如果是，则执行步骤五，如果否，则返回步骤二；

步骤五、判断FIFO 2中剩余的空间是否充足，如果是，执行步骤六，如果否，则返回步骤二；

步骤六、对DRAM进行数据请求，获取DRAM中的数据，并将从所述DRAM中获取的数据写入FIFO 2，回到步骤二；

所述动态时延控制单元的控制过程为：

步骤A、判断FIFO 2中待读取的数据否充足，如果是，则执行步骤B，如果否，执行步骤A；

步骤B判断FIFO 3中待写入的数据是否充足，如果是，则执行步骤C，如否，执行步骤A；

步骤C、所述动态时延控制单元进行动态时延处理，并将动态时延处理后的数据写入FIFO 3，返回步骤A。

2.根据权利要求1所述的一种卫星信道高动态时延多普勒模拟系统，其特征在于：步骤五中，判断FIFO 2中剩余的空间是否充足的条件为：所述FIFO 2中剩余的空间大于读取DRAM数据的延时。