[发明专利]单线读写通讯方法有效
申请号: | 201911384909.0 | 申请日: | 2019-12-28 |
公开(公告)号: | CN111221769B | 公开(公告)日: | 2023-08-29 |
发明(设计)人: | 朱建银;李文磊 | 申请(专利权)人: | 江苏科大亨芯半导体技术有限公司 |
主分类号: | G06F15/163 | 分类号: | G06F15/163;G06F13/42 |
代理公司: | 苏州睿昊知识产权代理事务所(普通合伙) 32277 | 代理人: | 马小慧 |
地址: | 215000 江苏省苏州市吴江区松*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 单线 读写 通讯 方法 | ||
1.一种单线读写通讯方法,其特征在于,包括:主设备有“读从设备”、“写从设备”两种功能;读写命令包括“写命令”、“写地址”、“写数据”、“读命令”、“读地址”、“读数据”,“读数据”的方向是“从设备”到“主设备”,“写命令”、“写地址”、“写数据”、“读命令”、“读地址”是从“主设备”到“从设备”;
slave从单线上得到master1 bit数据的过程具体如下:从设备从线上的信号变化,得到slave数字电路需要的时钟(clock),并作D1时间段的延迟,再用该时钟上升沿来采样线上的数据,slave可以得到1或0并写入寄存器中;定义数据包类型中,1是写命令,0是读命令;
主设备和从设备之间通过一根连接线连接,从设备数字电路需要的时钟通过该连接线获取;
slave电路具体实现方式如下:
电路分为Slave clock生成电路,Slave采样电路,读写处理电路和Slave驱动电路4个部分;
Slave Clock生成电路:用于从信号线上的跳变产生一个时钟信号,并作delay后给其余三个电路使用;
Slave采样电路:在master写slave的bit位上,从信号线上采样数据并锁存下来;
读写处理电路:根据master发的命令,写寄存器或者读寄存器;
Slave驱动电路:用于完成读命令,将读写处理电路读到的数据按照协议规定的时序和波形驱动到信号线上;
读写数据包格式包括:
第0Bit为:定义数据包类型;
第1~7Bit为:定义Slave ID,定义在多个slave中要访问哪个slave,slave ID不符的从设备不会响应命令;
第8~15Bit为:定义要访问的从设备寄存器地址;
第16~31Bit为:写数据内容或者读数据内容;
TurnRound:读命令从“主设备输出地址”到“从设备输出数据”之间转换,提供等待时间给slave准备数据;
在write phase和read phase中间增加一个turn round phase,在这个phase中master只是驱动若干个时钟给slave,slave利用这些时钟,完成内部处理。
2.一种计算机设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,其特征在于,所述处理器执行所述程序时实现权利要求1所述方法的步骤。
3.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,该程序被处理器执行时实现权利要求1所述方法的步骤。
4.一种处理器,其特征在于,所述处理器用于运行程序,其中,所述程序运行时执行权利要求1所述的方法。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于江苏科大亨芯半导体技术有限公司,未经江苏科大亨芯半导体技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911384909.0/1.html,转载请声明来源钻瓜专利网。