[发明专利]一种高速串行发送电路及其电源抖动补偿电路

权利要求书

1.一种高速串行发送电路的电源抖动补偿电路，其特征在于，包括：连续数据判断电路、补偿数据产生电路、补偿数据预驱动电路以及负载匹配电路；其中：

所述连续数据判断电路用于判断所述高速串行发送电路待发送的有效数据是否处于连续固定数值状态；

所述补偿数据产生电路用于输出补偿数据至所述补偿数据预驱动电路的输入端，所述补偿数据为在所述连续数据判断电路判定所述有效数据处于连续固定数值状态时产生跳变的数据；

所述补偿数据预驱动电路的供电端正极和所述高速串行发送电路中有效数据预驱动电路的供电端正极均与电源相连，所述补偿数据预驱动电路的供电端负极和所述有效数据预驱动电路的供电端负极均与地相连，所述补偿数据预驱动电路的输出端与所述负载匹配电路相连，所述补偿数据预驱动电路用于对所述补偿数据进行增强并输出至所述负载匹配电路；

所述负载匹配电路用于匹配所述高速串行发送电路中主驱动电路的寄生负载电容，使所述高速串行发送电路在发送所述有效数据时对所述电源和地形成周期性的充放电。

2.根据权利要求1所述的高速串行发送电路的电源抖动补偿电路，其特征在于，所述连续数据判断电路，包括：第一连续数据判断单元、第二连续数据判断单元、第一延迟单元和第二延迟单元；其中：

所述第一连续数据判断单元，用于判断所述有效数据中当前的第一位正相数据和第二位正相数据是否一致；

所述第二连续数据判断单元，用于判断所述有效数据中当前的第二位正相数据和第三位正相数据是否一致；

所述第一延迟单元的输入端与所述第一连续数据判断单元的输出端相连，用于对所述第一连续数据判断单元的输出数据进行延迟；

所述第二延迟单元的输入端与所述第二连续数据判断单元的输出端相连，用于对所述第二连续数据判断单元的输出数据进行延迟；

所述第一延迟单元的输出端作为所述连续数据判断电路的第一输出端；所述第二延迟单元的输出端作为所述连续数据判断电路的第二输出端。

3.根据权利要求2所述的高速串行发送电路的电源抖动补偿电路，其特征在于，所述第一连续数据判断单元和所述第二连续数据判断单元各自包括一个同或门。

4.根据权利要求1所述的高速串行发送电路的电源抖动补偿电路，其特征在于，所述补偿数据产生电路，包括：第一补偿选择器、第二补偿选择器、第三补偿选择器、第四补偿选择器、第一补偿触发器和第二补偿触发器；其中：

所述第一补偿选择器的sel引脚与所述连续数据判断电路的第一输出端相连，所述第一补偿选择器的输出端与第二补偿触发器的d引脚相连；

所述第一补偿触发器的q引脚，分别与所述第一补偿选择器的0引脚和所述第三补偿选择器的0引脚相连，所述第一补偿触发器的qb引脚，分别与所述第一补偿选择器的1引脚和所述第四补偿选择器的0引脚相连；

所述第二补偿选择器的sel引脚与所述连续数据判断电路的第二输出端相连，所述第二补偿选择器的输出端与第一补偿触发器的d引脚相连；

所述第二补偿触发器的q引脚，分别与所述第二补偿选择器的低电压输入端和所述第三补偿选择器的1引脚相连，所述第二补偿触发器的qb引脚，分别与所述第二补偿选择器的1引脚和所述第四补偿选择器的1引脚相连；

所述第二补偿触发器的clk引脚接收第二时钟信号；

所述第一补偿触发器的clk引脚、第三补偿选择器的sel引脚和第四补偿选择器的sel引脚，分别接收第一时钟信号；所述第一时钟信号和第二时钟信号为相反的时钟信号；

所述第三补偿选择器的输出端作为所述补偿数据产生电路的输出端正极，输出所述补偿数据中的各位正相补偿数据；

所述第四补偿选择器的输出端作为所述补偿数据产生电路的输出端负极，输出所述补偿数据中的各位反相补偿数据。