[发明专利]一种低功耗片上系统的多级指令缓存

说明书

本发明实施例提供一种低功耗SOC的多级I‑Cache，包括一级指令缓存，其中的程序地址空间按页划分；零级指令缓存，其从一级指令缓存取得数据。处理器从多级I‑Cache中读取数据，依次从零级指令缓存、一级指令缓存中进行查找，直至找到后读取，若零级指令缓存、一级指令缓存中均无所述数据，处理器从外部存储器中查找所述数据，并将外部存储器中找到的数据所属的程序页已经存在的其他程序页。如上的片内存储器两级缓存，其一级指令缓存实现程序分页在片内运行，其零级指令缓存用小容量，功耗开销相对较低的存储器构成，通过这样的两级MMU缓存结构满足SOC速度与功耗的需求。

技术领域

本发明涉及片上系统领域，更具体地，涉及一种低功耗片上系统的多级指令缓存。

背景技术

高速缓冲存储器(Cache)-简称缓存，在微处理器及片上系统(SOC)中已经成为至关重要的一部分，特别是在对功耗及成本敏感的嵌入式应用场景中。SOC需要采用存储容量大，速度较慢的片外存储器作为主存，缓存的使用能够解决CPU与外部存储器的速度匹配问题。

现在一般的低功耗SOC设计中都会设计一级容量较小的SRAM(16KB or 32KB)作为I-Cache,这样的设计通过优化可以将访问Cache的未命中率(Miss Rate)降低到0.5％,但是由于外部存取器读取时在IO PAD(芯片管脚处理模块)及存取器单元产生的功耗较大,这样的设计还是难以满足蓝牙音频类SOC的功耗设计要求。

发明内容

本发明为解决上述技术问题采用的技术方案为，一种片上系统的多级指令缓存，包括:

一级指令缓存，其内的存储空间以页为单位划分，所述一级指令缓存的单位页的容量等于程序地址空间的单位页的容量；

零级指令缓存；

查找所述一级指令缓存内是否存储有微处理器访问的目标地址的数据，若查找结果为是，则从所述一级指令缓存中读取所述目标地址的数据，并将所述目标地址的数据存入所述零级指令缓存，若查找结果为否，则将程序地址空间的所述目标地址所在页的数据整体存入所述一级指令缓存的一个页中以将所述一级指令缓存内的这个页作为对应的所述程序地址空间页的映射页，并将所述目标地址的数据返给所述微处理器。

优选地，在所述查找所述一级指令缓存内是否存储有微处理器访问的目标地址的数据之前，先查找所述零级指令缓存中是否存储有微处理器访问的目标地址的数据，若查找结果为是，则从所述零级指令缓存中读取所述目标地址的数据，若查找结果是否，再查找所述一级指令缓存内是否存储有微处理器访问的目标地址的数据。

优选地，所述一级指令缓存中包括程序地址空间页表，

所述程序地址空间页表记录有所述程序地址空间的各个页是否被存入所述一级指令缓存的标记，基于这些标记，查找所述一级指令缓存内是否存储有所述目标地址的数据，

所述程序地址空间页表还存储有标记为有效的所述程序地址空间的页对应的一级指令缓存内的映射页的地址，基于一级指令缓存内的映射页的地址以及所述目标地址，从所述一级指令缓存的映射页中读取所述目标地址的数据。

具体地，所述一级指令缓存中包括缓存页地址映射表，

所述缓存页地址映射表记录所述一级指令缓存的各个映射页的地址与所述程序地址空间的对应页的地址之间的映射关系，所述一级指令缓存将所述缓存页地址映射表中记录的映射关系更新至所述程序地址空间页表中。

更具体地，所述缓存页地址映射表存储在一块单独的存储器中，所述存储器的地址范围等于一级指令缓存的地址范围。