[发明专利]移位寄存器、栅极驱动电路、显示面板以及显示装置

说明书

本发明公开了一种移位寄存器、栅极驱动电路、显示面板以及显示装置。该移位寄存器包括第二输出模块和耦合模块，耦合模块的两端分别与第三节点和第二信号输出端电连接。在第二阶段，第四节点的电位为使能电位，第二输出模块将第一电源信号输入端的高电位信号传输至第二输出端；在第三阶段，第三节点的电位为使能电位，第二输出模块将第二电源信号输入端的低电位信号传输至第二输出端，即第二输出端的信号由高跳低；此时，通过耦合模块的耦合作用将第二输出端的低电位信号偶合至第三节点，从而使得第三节点的电位较第二阶段更低，进而第二电源信号输入端的低电位信号无传输损失，从而有利于使得第二信号输出端控制的晶体管完全关断，避免漏流损失。

技术领域

本发明实施例涉及显示技术领域，尤其涉及移位寄存器、栅极驱动电路、显示面板以及显示装置。

背景技术

随着显示技术的发展，在追求显示装置的较高分辨率的同时，显示装置的功耗随之增加。为了降低显示装置的功耗，可在特定时段期间降低帧率以低速驱动像素。例如，在移动终端中，正常显示模式执行基于60Hz或120Hz的正常驱动频率；在待机模式下，执行基于1Hz～5Hz的驱动频率，如此降低功耗。

通常，为了确保显示稳定性，显示装置的像素驱动电路可采用P型金属氧化物半导体场效应晶体管(Positive Channel Metal Oxide Semiconductor，PMOS)设计。但是，由于采用低温多晶硅(Low Temperature Poly-Silicon，LTPS)材料形成的PMOS漏流较大，在低帧率驱动时，数据更新周期较长，当在像素中存在漏电流时，显示画面可发生闪烁，即无法正常显示。因此，可将像素驱动电路中的部分PMOS替换为NMOS；然而，传统的移位寄存器采用PMOS移位，其高电平(本文中，“电平”也可称为“电位”)移位存在一个“下台阶”，即高电平需经一中间电平后才可转换为低电平，如此导致高电平无法有效移位，即无法实现高电位信号和低电位信号无损失地逐级移位；同时，该控制端所控制的晶体管关闭(即“截止”)不完全，仍会存在漏流，影响显示效果。

发明内容

本发明提供一种移位寄存器、栅极驱动电路、显示面板和显示装置，以实现高电位信号和低电位信号无损失地逐级移位，即以实现正负电平移位；有利于使得该控制端所控制的晶体管完全关闭，从而避免漏流，提升显示效果。

第一方面，本发明实施例提供了一种移位寄存器，该移位寄存器包括移位寄存信号输入端、第一时钟信号端、第二时钟信号端、第三时钟信号端、第一电源信号输入端、第二电源信号输入端、第一信号输出端、第二信号输出端、第一节点、第二节点、第三节点、第四节点、第一节点控制模块、第二节点控制模块、第三节点控制模块、第四节点控制模块、第一输出模块、第二输出模块、存储模块以及耦合模块；

所述第一节点控制模块包括第一甲控制端、第二甲控制端、第三甲控制端、第一甲输入端、第二甲输入端以及甲输出端，所述第一甲控制端与所述第一时钟信号端电连接，所述第二甲控制端与所述第二时钟信号端电连接，所述第三甲控制端与所述第一节点电连接，所述第一甲输入端与所述移位寄存信号输入端电连接，所述第二甲输入端与所述第一电源信号输入端电连接，所述甲输出端与所述第二节点电连接；所述第一节点控制模块用于根据所述第一甲控制端输入的信号控制所述第一甲输入端与所述甲输出端连通，或者根据所述第二甲控制端输入的信号和第三甲控制端输入的信号控制所述第二甲输入端与所述甲输出端连通；

所述第二节点控制模块包括第一乙控制端、第二乙控制端、第一乙输入端、第二乙输入端和乙输出端，所述第一乙控制端与所述第一时钟信号端电连接，所述第二乙控制端与所述第二节点电连接，所述第一乙输入端与所述第二电源信号输入端电连接，所述第二乙输入端与所述移位寄存信号输入端电连接，所述乙输出端与所述第一节点电连接；所述第二节点控制模块用于根据所述第一乙控制端输入的信号控制所述第一乙输入端与所述乙输出端连通，或者根据所述第二乙控制端输入的信号控制所述第二乙输入端与所述乙输出端连通；