[发明专利]一种定时与随机双中断处理系统和方法

说明书

本方案提供了一种定时与随机双中断处理系统，该系统包括：FPGA，将具有标志位的定时中断信号和随机中断信号合并为单一中断触发源信号；计算机，基于单一中断触发源信号，利用预先设定的执行优先级，执行随机中断任务或定时中断任务。本申请所述技术方案能够节省中断资源、避免中断丢失；具有较高的处理速率。

技术领域

本申请涉及信号处理领域，特别涉及一种定时与随机双中断处理系统和方法。

背景技术

在一般的测试系统中，作为采样的定时中断信号与作为检测或者统计的随机中断信号的配合至关重要，但由于随机中断信号的随机性，往往无法与定时中断信号构成同步。

发明内容

本申请提供了一种定时与随机双中断处理系统和方法。

根据本申请实施例的第一个方面，提供了一种定时与随机双中断处理方法，该方法的步骤包括：

将具有标志位的定时中断信号和随机中断信号合并为单一中断触发源信号；

基于单一中断触发源信号，利用预先设定的执行优先级，执行随机中断任务或定时中断任务。

在一种优选地实施例中，所述将具有标志位的定时中断信号和随机中断信号合并为单一中断触发源信号的前一步骤包括：

分别对获取得到的定时中断信号和随机中断信号进行标志位赋值。

在一种优选地实施例中，所述分别对获取得到的定时中断信号和随机中断信号进行标志位赋值的步骤包括：

判断接收到的信号类型；

若为定时中断信号，则标记为第一标志位并赋值；若为随机终端，则标记为第二标志位并赋值。

在一种优选地实施例中，将具有标志位的定时中断信号和随机中断信号合并为单一中断触发源信号的步骤包括：

根据标志位，将定时中断信号和随机中断信号进行或逻辑处理，合并为单一中断触发源信号。

在一种优选地实施例中，该方法的步骤还包括：

执行完所有中断任务后，清除中断信号和中断标志位。

根据本申请实施例的第二个方面，提供了一种定时与随机双中断处理系统，该系统包括：

FPGA，将具有标志位的定时中断信号和随机中断信号合并为单一中断触发源信号；

计算机，基于单一中断触发源信号，利用预先设定的执行优先级，执行随机中断任务或定时中断任务。

在一种优选地实施例中，所述FPGA包括：

信号接收模块，用于接收随机中断信号和/或定时中断信号；

标识模块，用于分别对获取得到的定时中断信号和随机中断信号进行标志位赋值。

在一种优选地实施例中，所述标识模块的具体执行如下步骤：

判断接收到的信号类型；

若为定时中断信号，则标记为第一标志位并赋值；若为随机终端，则标记为第二标志位并赋值。

在一种优选地实施例中，所述FPGA还包括：

中断下发模块，根据标志位，将定时中断信号和随机中断信号进行或逻辑处理，合并为单一中断触发源信号，并发送给计算机。

在一种优选地实施例中，所述计算机包括：

中断处理模块，基于单一中断触发源信号，利用预先设定的执行优先级，执行随机中断任务或定时中断任务；