[发明专利]代码编译方法、装置、电子设备、存储介质及异构系统

说明书

本发明实施例提供了一种代码编译方法、装置、电子设备、存储介质及异构系统，其中，代码编译方法，包括：将源代码转换为中间代码；获取所述中间代码的至少两个数据处理逻辑，其中，所述至少两个数据处理逻辑中包括：通过处理器执行的第一数据处理逻辑，和，通过异构加速器执行的第二数据处理逻辑；根据所述中间代码的数据处理逻辑，将所述中间代码编译为在所述处理器和所述异构加速器执行的机器代码。通过本发明实施例提供的方案，编程人员仅需要编写一份源代码，无需针对处理器和异构加速器进行分别编写代码，简化了编程过程，降低了对编程人员的业务要求，提高了异构系统的开发效率。

技术领域

本发明实施例涉及数据处理技术领域，尤其涉及一种代码编译方法、装置、电子设备、存储介质及异构系统。

背景技术

目前，异构系统一般包括通用的处理器和异构加速器，异构加速器可以由GPU、FPGA、NPU等构成。通过处理器和异构加速器的组合，可以极大地提高异构系统的数据处理能力，使得异构系统的应用范围极大。

在应用异构系统时，需要为异构系统编写对应的代码。然而，由于处理器和异构加速器适用的机器代码存在差异，导致需要分别编写处理器和异构加速器的代码，还要另外编写处理器和异构加速器的通信代码等，再对多份代码进行编译得到机器代码，编写过程较为繁琐；并且，这种代码编写方式要求编程人员对处理器和异构加速器的底层技术都有较深的理解，对编程人员的业务要求较高，导致异构系统的开发效率较低。

发明内容

有鉴于此，本发明实施例提供一种代码编译方法、装置、电子设备、存储介质及异构系统，以解决或缓解上述问题。

根据本发明实施例的第一方面，提供了一种代码编译方法，其包括：将源代码转换为中间代码；获取所述中间代码的至少两个数据处理逻辑，其中，所述至少两个数据处理逻辑中包括：通过处理器执行的第一数据处理逻辑，和，通过异构加速器执行的第二数据处理逻辑；根据所述中间代码的数据处理逻辑，将所述中间代码编译为在所述处理器和所述异构加速器执行的机器代码。

根据本发明实施例的第二方面，提供了一种代码编译装置，包括：语言转换模块，用于将源代码转换为中间代码；逻辑获取模块，用于获取所述中间代码的至少两个数据处理逻辑，其中，所述至少两个数据处理逻辑中包括：通过处理器执行的第一数据处理逻辑，和，通过异构加速器执行的第二数据处理逻辑；代码编译模块，用于根据所述中间代码的数据处理逻辑，将所述中间代码编译为在所述处理器和所述异构加速器执行的机器代码。

根据本发明实施例的第三方面，提供了一种电子设备，包括：处理器、存储器、通信接口和通信总线，所述处理器、所述存储器和所述通信接口通过所述通信总线完成相互间的通信；所述存储器用于存放至少一可执行指令，所述可执行指令使所述处理器执行如上所述的代码编译方法对应的操作。

根据本发明实施例的第四方面，提供了一种计算机存储介质，其上存储有计算机程序，该程序被处理器执行时实现如上所述的代码编译方法。

根据本发明实施例的第五方面，提供了一种异构系统，包括：处理器、异构加速器以及如上所述的代码编译装置。

根据本发明实施例提供的方案，通过将源代码转换为中间代码；获取所述中间代码的至少两个数据处理逻辑，其中，所述至少两个数据处理逻辑中包括：通过处理器执行的第一数据处理逻辑，和，通过异构加速器执行的第二数据处理逻辑；根据所述中间代码的数据处理逻辑，将所述中间代码编译为在所述处理器和所述异构加速器执行的机器代码。通过本发明实施例提供的方案，编程人员仅需要编写一份源代码，即可同时编译得到在处理器和异构加速器上执行的机器代码，无需针对处理器和异构加速器进行分别编写代码，简化了编程过程，降低了对编程人员的业务要求，提高了异构系统的开发效率。

附图说明