[发明专利]一种快速起振的晶体振荡器电路

权利要求书

1.一种快速起振的晶体振荡器电路，包括基本振荡电路，其特征在于：还包括环形振荡器、比较器、逻辑计数电路、第三开关至第N₁开关，N₁为正整数，且N₁≥3；所述环形振荡器的电源端和基本振荡电路的电源端接电源；所述环形振荡器的输入端接收上电使能信号，输出端与第三开关的输入端连接，第三开关至第N₁开关依次串联，第N₁开关的输出端与基本振荡电路的输入端连接；所述基本振荡电路的输入端和输出端分别与比较器的两个输入端连接；所述比较器的输出端输出时钟信号，并将时钟信号输出给逻辑计数电路的一个输入端；所述逻辑计数电路的另一个输入端接收上电复位信号，输出端分别输出第三开关控制信号至第N₁开关控制信号，控制第三开关至第N₁开关闭合或断开。

2.根据权利要求1所述的快速起振的晶体振荡器电路，其特征在于：还包括第一开关以及第二开关；所述第一开关连入电源与基本振荡电路之间，输入端接电源，输出端与基本振荡电路的电源端连接；所述第二开关连入电源与环形振荡器之间，输入端接电源，输出端与环形振荡器的电源端连接；所述逻辑计数电路的输出端输出第二开关控制信号，控制第二开关闭合或断开；所述上电复位信号控制第一开关闭合或断开。

3.根据权利要求1或2任意一项所述的快速起振的晶体振荡器电路，其特征在于：所述逻辑计数电路包括与门、第一个D触发器、第二个D触发器、第一个非门、第二个非门以及(N₁-1)个或(N₁-2)个输出非门，所述与门的一个输入端接收比较器输出的时钟信号，另一个输入端接收上电复位信号，输出端与第一个D触发器的时钟信号输入端连接，第一个D触发器的D端口与第一个非门的输出端连接，Q端口与第一个非门的输入端以及第二个非门的输入端连接，第二个非门的输出端与第二个D触发器的时钟信号输入端连接，第二个D触发器的D端口与Reset端口连接，Q端口分别与(N₁-1)个或(N₁-2)个输出非门的输入端连接，

或，所述逻辑计数电路包括与门、第一个D触发器、第二个D触发器……第N₃个D触发器、第一个非门、第二个非门……第N₃个非门以及(N₁-1)个或(N₁-2)个输出非门，N₃为正整数，且N₃≥3，所述与门的一个输入端接收比较器输出的时钟信号，另一个输入端接收上电复位信号，输出端与第一个D触发器的时钟信号输入端连接，第n个D触发器的D端口与第n个非门的输出端连接，Q端口与第n个非门的输入端以及第(n+1)个D触发器的时钟信号输入端连接，n＝1至(N₃-2)，第(N₃-1)个D触发器的D端口与第(N₃-1)个非门的输出端连接，Q端口与第(N₃-1)个非门的输入端以及第N₃个非门的输入端连接，第N₃个非门的输出端与第N₃个D触发器的时钟信号输入端连接，第N₃个D触发器的D端口与Reset端口连接，Q端口分别与(N₁-1)个或(N₁-2)个输出非门的输入端连接；

所述(N₁-1)个或(N₁-2)个输出非门的输出端分别输出控制第二开关、第三开关……第N₁开关或第三开关至第N₁开关的开关控制信号；所述第一个D触发器的Reset端、第二个D触发器的Reset端……第N₃个D触发器的Reset端均接收上电复位信号。