[发明专利]一种小型PLC的单精度浮点数算术运算控制系统及方法

权利要求书

1.一种小型PLC的单精度浮点数算术运算控制方法，其特征在于，所述小型PLC的单精度浮点数算术运算控制方法以ARM主控制器为控制中心，运用FPGA控制模块的并行运算性能实现单精度浮点数的算术运算，PLC主机的ARM主控器完成FPGA控制模块数据配置后，由ARM主控制器将单精度浮点数的运算指令发送到双口RAM中，再由中央控制器发送位指令到寻址存储控制模块完成浮点操作数的寻址、存储，单精度浮点数算术运算模块将寻址、存储的浮点操作数进行算术运算，FPGA控制模块的中央控制器从双口RAM中读取单精度运算指令。

2.如权利要求1所述的小型PLC的单精度浮点数算术运算控制方法，其特征在于，所述小型PLC的单精度浮点数算术运算控制方法还包括浮点数算术运算模块、中央控制器和外部存储控制器模块通过系统总线相连接，中央控制器对算术运算系统和外部存储器模块读写时序一致时，中央控制器向多操作数单精度浮点数算术运算模块通过系统数据总线发送指令和数据，算术运算模块运算的最终结果可以根据中央控制器需要读走，同样外部存储控制器也通过系统数据总线传输中央控制器发送的指令和数据并且根据需要读走运算结果，从而实现单精度浮点数算术运算模块、中央控制器和外部存储控制器指令的传输和数据交换。

3.如权利要求1所述的小型PLC的单精度浮点数算术运算控制方法，其特征在于，所述小型PLC的单精度浮点数算术运算控制方法具体包括以下步骤：

第一步，PC上位机录入单精度浮点数算术运算的梯形图源程序或者指令表，将其转换成多操作数的二进制指令编码，通过串行总线USB转控制器局域网络CAN装置下载到ARM主控制器中，实现PLC源程序的下载并进行静态编译和动态编译，生成FPGA能识别的ARM_FPGA二进制编码；

第二步，ARM主控制器通过IO端口向FPGA控制模块的双口RAM写入单精度浮点数算术运算指令和运算数据，FPGA控制模块的中央控制器通过双口RAM读取到指令和操作数，通过系统总线将其传输到寻址存储控制模块；主控制器模块取用缓存的指令和数据传输到存储器模块中，存储器和寄存器堆模块完成主控制器中浮点操作数的寻址，并将寻址到的操作数寄存到寄存器堆中，为多操作数单精度浮点数算术运算模块提供浮点操作数源；

第三步，另外一部分指令和操作数:由中央控制器模块经系统总线传输到调配控制模块，由调配控制模块根据时序把运算指令和浮点操作数调配到数据分配模块中，数据分配模块中既有自寄存器堆寻址到的浮点操作数；浮点运算模块将调配控制模块调配的浮点操作数和累加器中存储的操作数根据控制命令执行单精度浮点数算术运算，运算结果传输到结果标志寄存器中，根据中央控制器需要发送读命令将结果读走；

第四步，同时也有一部分指令和操作数由中央控制器模块经系统总线传输到外部存储控制器模块，外部存储控制器模块只将操作数通过内部通道线传输出给寄存器堆模块、数据分配模块、队列模块、累加器模块和浮点运算模块。

4.如权利要求3所述的小型PLC的单精度浮点数算术运算控制方法，其特征在于，同时ARM主控制器通过IO端口向FPGA控制模块5的双口RAM写入单精度浮点数算术运算指令和运算数据，FPGA控制模块5的中央控制器通过双口RAM,读取到指令和操作数，通过系统总线将其传输到寻址存储控制模块，由内部模块的指令数据缓存模块将单精度浮点数算术运算指令进行缓存，缓解CPU的运行压力，主控制器模块取用缓存的指令和数据传输到存储器模块中，存储器和寄存器堆模块完成主控制器中浮点操作数的寻址，并将寻址到的操作数寄存到寄存器堆中，为多操作数单精度浮点数算术运算模块提供浮点操作数源。

5.如权利要求3所述的小型PLC的单精度浮点数算术运算控制方法，其特征在于，累加寄存器存储数据分配模块分配过的第一个浮点运算操作数，队列模块接收并暂存数据分配模块分配过的第二个浮点操作数至最后一个浮点操作数，浮点运算模块将调配控制模块调配的浮点操作数和累加器中存储的操作数根据控制命令执行单精度浮点数算术运算，运算结果传输到结果标志寄存器中，根据中央控制器需要发送读命令将结果读走。