[发明专利]一种STT-MRAM的双端自检写电路及数据写入方法

说明书

本发明公开了一种STT‑MRAM的双端自检写电路及数据写入方法，属于存储器STT‑MRAM电路设计领域，包括：写操作执行电路，其两个输入端分别用于接收写操作类型控制信号IN和连接至自检控制电路的输出端，其两个输出端分别与存储单元的BL端和SL端相连，用于根据控制信号开启或关闭写操作通路，并根据给存储单元提供写电流以写入数据；自检控制电路，其六个输入端分别用于接收写操作类型控制信号IN、信号写使能信号WR_en、启动信号PRE_en以及与存储单元的BL端和SL端相连，用于在写操作启动阶段产生开启写操作通路的控制信号，在写操作执行阶段检测存储单元的BL端或SL端的电压，以在存储单元达到预期状态时产生关闭写操作通路的控制信号。本发明能够缩短STT‑MRAM存储单元的写脉冲时间。

技术领域

本发明属于存储器STT-MRAM电路设计领域，更具体地，涉及一种STT-MRAM的双端自检写电路及数据写入方法。

背景技术

当前主流的计算机存储体系结构如图1所示，从底层到顶层，存储器的容量依次递减，读写速度和制造成本则是依次递增。根据数据的重要性、访问频率、保留时间、容量、性能等指标，不同的数据被存储在不同性能的存储器上。不经常访问的数据被转移到存储层次中较低的层次，释放出较高成本的存储空间给更频繁访问的数据。分级存储方式一定程度上可以加快整个存储系统的性能。但是随着半导体工艺特征尺寸的不断缩小，基于传统工艺的存储器遭遇了性能的瓶颈。

解决这些问题的有效途径之一就是将非易失性(Nonvolatile)存储器与存储计算结合起来，构建非易失性的通用存储器代替现有的缓存和主存。非易失性存储器掉电后数据不丢失，使系统可工作于断电模式而不丢失数据，从而消除漏电流和静态功耗，而且非易失性存储器可通过后道工艺直接集成于CMOS电路之上,减小了互连延时。STT-MRAM(SpinTransfer Torque-Magnetic Random Access Memory，自旋转移力矩磁阻性随机存取存储器)具有非易失性、高性能(读写速度和DRAM相当，接近SRAM的读写速度)、高密度(与DRAM和Flash的密度相当)、高擦写次数(擦写次数3*10¹⁶)及与CMOS工艺兼容等优良特性。STT-MRAM与当前主流存储器的关键性能对比如表1所示，表中数据表明，STT-MRAM在非易失性和单位尺寸两个方面优于SRAM，在读写速度性能方面优于Nand Flash。随着物联网、人工智能等新兴领域的不断发展，作为新型非易失性存储器，STT-MRAM将逐渐有大量的市场应用。

表1 STT-MRAM与当前主流存储器的关键性能对比