[发明专利]处理器的调频方法及装置、计算设备

说明书

本申请公开了一种处理器的调频方法及装置、计算设备，属于计算机技术领域。该处理器的调频方法包括：在处理器的多个内核并行处理目标任务的目标过程中，获取多个内核中每个内核的无效利用率；降低多个内核中第一内核在目标过程中的频率；提高多个内核中第二内核在目标过程中的频率；其中，第一内核的无效利用率高于无效利用率阈值，第二内核的无效利用率低于无效利用率阈值。本申请能够提高处理器资源的有效利用率，可用于调节处理器的多个内核的频率。

技术领域

本申请涉及计算机技术领域，特别涉及一种处理器的调频方法及装置、计算设备。

背景技术

随着计算机技术的发展，目前的处理器通常包括多个内核。该多个内核能够对任务进行并行处理。

在多个内核对任务进行并行处理时，多个内核中的每个内核处理该任务中的一部分。在多个内核均将自己处理的部分处理完毕后，由其中一个内核对各个内核的处理结果进行汇总，以得到该任务的处理结果。

通常在多个内核对任务进行并行处理时，各个内核的处理量差异较大，使得各个内核的处理时长存在差异。在任务处理完之前，处理较快的内核会存在处于空跑状态的情况，导致处理器资源的有效利用率较低。

发明内容

本申请提供了一种处理器的调频方法及装置、计算设备，能够提高处理器资源的有效利用率，所述技术方案如下：

第一方面，提供了一种处理器的调频方法，所述方法包括：在处理器的多个内核并行处理目标任务的目标过程中，获取所述多个内核中每个内核的无效利用率；降低所述多个内核中第一内核在所述目标过程中的频率；提高所述多个内核中第二内核在所述目标过程中的频率；其中，所述第一内核的无效利用率高于无效利用率阈值，所述第二内核的无效利用率低于所述无效利用率阈值。其中，无效利用率用于表征内核资源的使用情况，任一内核的无效利用率与该任一内核的在处理目标任务的过程中的计算量负相关。内核的无效利用率越高，表明该内核当前的频率越高，内核的无效利用率越低，表明该内核当前的频率越低。

需要说明的是，由于计算设备能够在处理器的多个内核并行处理目标任务的目标过程中，获取多个内核中每个内核的无效利用率后，根据该无效利用率降低第一内核在目标过程中的频率以及提高第二内核在目标过程中的频率，且该第一内核的无效利用率高于无效利用率阈值，第二内核的无效利用率低于无效利用率阈值。使得无效利用率较高的内核在目标过程中的频率降低，且使得无效利用率较低的内核在目标过程中的频率提高。减小了无效利用率较高的内核的等待时间，进一步减小了处理器对目标任务的处理时间，从而提高了多个内核处理目标任务的效率以及对处理器资源的有效利用率。

可选地，所述获取所述多个内核中每个内核的无效利用率，包括：获取所述多个内核中任一内核在所述目标过程中的至少一个单位时间段中的计算次数；将所述任一内核对应的空闲时长与所述至少一个单位时间段的总时长的比值，确定为所述任一内核的无效利用率，所述任一内核对应的空闲时长为所述至少一个单位时间段中所述任一内核对应的空闲单位时间段的总时长，所述任一内核在对应的空闲单位时间段内的计算次数小于计算次数阈值。

示例地，若任一内核在处理目标任务时进行浮点计算，则该计算次数可以为该任一内核计算浮点和向量中的至少一种参数的次数之和。若该任一内核在处理目标任务时进行整型计算，则该计算次数可以为该任一内核计算整型和向量中的至少一种参数的次数之和，本申请实施例对此不做限定。其中，任一内核所进行的每次计算对应有一个事件，处理器包括存储每次计算对应的事件的寄存器。在获取多个内核中任一内核的无效利用率时，计算设备可以在每个单位时间段内通过读取该寄存器，获取该寄存器在每个单位时间段内所存储的事件的个数。该个数即为每个单位时间段内该任一内核的计算次数。