[发明专利]一种数据预取的方法及相关设备

说明书

本申请提供一种数据预取的方法及相关设备。其中，该方法包括：计算设备接收第一读请求；该计算设备将第一读请求所读取数据的地址输入神经网络模型，该神经网络模型输出多个地址的概率值，每个地址的概率值表示每个地址对应的数据为第二读请求所读取的数据的概率，所述第二读请求为所述第一读请求的下一个读请求；计算设备按照概率值从所述神经网络模型的输出中获取N个地址，使该N个地址对应的数据存储至缓存中。上述方法能够预测即将被访问的数据并提前将其预取至缓存中，提高缓存命中率。

技术领域

本发明涉及存储技术领域，尤其涉及一种数据预取的方法及相关设备。

背景技术

存储器是计算机的核心部件之一，其性能直接关系到整个计算机系统性能的高低。如何设计出容量和速度满足计算机系统要求的存储器系统一直是计算机体系结构设计中的关键问题之一。仅用单一的一种存储器是很难达到这一目标的，目前解决该问题是采用多种存储器技术，构成多级存储层次。如图1所示，是一种典型的两级存储模型，包括容量小但速度快的高速输入输出(input/output，I/O)设备，例如静态随机存储器(staticrandom access memory，SRAM)等，以及容量大但速度慢的低速I/O设备，例如硬盘等。所有的数据都存储在低速I/O设备上，高速I/O设备作为一个缓存(cache)使用，在读取数据时总是先在高速I/O设备中查找是否有该数据的拷贝。

缓存是数据处理设备(如计算机、移动终端等)的重要组成部分，缓存的作用是暂时存储中央处理器(central processing unit，CPU)中的指令和数据，以及与硬盘等外部存储器交换数据，使CPU可以实现更高速的访问，缩短访问时间，提高系统的性能，如上述图1所示。缓存所基于的原理是程序执行与数据访问的局域性行为，即一定程序执行时间和空间内，被访问的代码集中于一部分。

如果用户访问的数据在缓存中能够找到，则称为缓存命中；若不能找到，则称为缓存缺失(miss)。为了提高缓存命中率，不仅依赖于程序执行和数据访问的局域性行为，还需要使用数据预取技术，即将CPU要使用的数据预先从硬盘中取出到缓存中。

目前，主要是通过对访问请求的访问地址进行分析，确定访问地址是连续的或等间隔时，进行顺序流预取和间隔流预取。但是，在大多数情况下，访问地址之间没有顺序性但强关联，现有数据预取方法不再适用。因此，如何在访问地址没有顺序性但强关联的情况下，将CPU即将访问的数据预取至缓存中以提高缓存命中率是目前亟待解决的问题。

发明内容

本发明实施例公开了一种数据预取的方法及相关设备，能够预测即将被访问的数据，并提前将其预取至缓存中，提高缓存命中率。

第一方面，本申请提供一种数据预取的方法，所述方法包括：处理器接收第一读请求；该处理器将所述第一读请求所读取数据的地址输入神经网络模型，该神经网络模型输出多个地址的概率值，每个地址的概率值表示每个地址对应的数据为第二读请求所读取的数据的概率，所述第二读请求为所述第一读请求的下一个读请求；处理器按照概率值从所述神经网络模型的输出中获取N个地址，使所述N个地址对应的数据存储在缓存中。

可选的，神经网络模型可以是skip gram模型、循环神经网络模型或者卷积神经网络模型。

在本申请实施例中，处理器将接收到的读请求输入已经训练好的神经网络模型中，利用神经网络模型预测后续读请求可能读取的数据，选择神经网络模型输出的概率值较大的地址并将其对应的数据存储在缓存中，这样可以避免从硬盘中读取数据，提高了缓存命中率以及处理器的性能。

结合第一方面，在第一方面一种可能的实现方式中，处理器确定所述N个地址中对应的数据不在所述缓存中的M个地址，所述M为大于等于1的正整数；处理器将所述M个地址对应的数据存储至所述缓存。