[发明专利]一种电子仪表馈电感应反馈回路的数字化设计方法

权利要求书

1.一种电子仪表馈电感应反馈回路的数字化设计方法，其特征在于，包括设计由满足最大系统响应时间约束的高速模数转换器（1）、高速数模转换器（2）和数字运算器（3）组成的数字化反馈回路，以及设计运行于所述数字运算器（3）上的反馈算法，以替代传统的模拟线性代或非线性反馈电路，从而实现馈电端电压根据感应端信号幅度反方向实时调整补偿馈电线缆的损耗，使得仪表施加在目标端的信号幅度达到设定值，同时规避吉布斯振铃现象的风险；其中，

所述馈电端是指仪表的功率信号输出端；

所述感应端是指仪表用于感应仪表实际施加到目标端信号幅度的仪表感应输入端口；

所述传统的模拟线性代或者非线性反馈电路是指以馈电端和反馈端的信号幅度为输入的误差放大器以及到从误差放大器的输出到馈电端输出幅度设定端的线性或者非线性反馈电路；

所述高速模数转换器（1）负责将采集到的感应端的电流或电压模拟信号转化为数字信号，并将该数字信号输入给所述数字运算器（3）；

所述反馈算法是指根据感应端信号幅度模数转换的数字信号和目标端的目标值的差值决定数模转换器输入数值的算法；

所述数字运算器（3）负责利用所述反馈算法，将所述高速模数转换器（1）输入的数字信号和目标端设定的目标值进行比较，计算两者的差值，并根据差值产生输入所述高速数模转换器（2）的数字值；

所述高速数模转换器（2）负责将所述数字运算器（3）输出的数字值转化为模拟信号，以用于设定为所述馈电端的输出信号驱动电路的输出；

所述最大系统响应时间约束是指整个馈电感应反馈回路的响应时间必须要小于某一约束值的要求，以满足目标端的最大瞬间信号波动小于某一幅度；

所述信号是指电流或者电压信号；

该数字化设计方法的具体步骤如下：

设计反馈回路

将所述感应端与一个所述高速模数转换器（1）的输入端信号连接，然后将该个所述高速模数转换器（1）的输出端与一个所述数字运算器（3）的输入端信号连接，接着将该个所述数字运算器（3）的输出端与一个所述高速数模转换器（2）的输入端信号连接，最后将该个所述高速数模转换器（2）的输出端与所述馈电端的输出信号驱动电路信号连接，从而构成一个完整的数字化反馈电路；

设计反馈算法

根据需要设定的目标信号的特征设计出不同的计算模型和反馈算法，使得该反馈算法能够根据感应端信号幅度模数转换的数字信号数值和目标端所设定的目标值的差值实时计算出所述高速数模转换器（2）的输入数值，从而有效规避模拟反馈电路出现的吉布斯振铃现象，并保证信号的精度；

3）设计系统响应时间

将从所述高速模数转换器（1）的采样时间点到所述高速数模转换器（2）输出相应电压的建立时间点之间的时间间隔算作整个数字化反馈电路的系统响应时间Ts，并且使得所述系统响应时间Ts不能大于整个数字化反馈电路的最大系统响应时间TsMax，所述最大系统响应时间TsMax为一个特定的阈值。

2.根据权利要求1所述的电子仪表馈电感应反馈回路的数字化设计方法，其特征在于：在所述高速模数转换器（1）的速率设计上，其最低的采样率应满足可接受最大瞬时偏差控制的要求，即在最大的目标负载变化速率的和最大馈电线缆电抗的假设下，在一个采样周期内目标负载的最大变化在最大馈电线电抗上产生的信号波动幅度应小于控制目标的要求。

3.根据权利要求1所述的电子仪表馈电感应反馈回路的数字化设计方法，其特征在于：所述系统响应时间Ts包括所述高速模数转换器（1）的模数转换时间、所述数字运算器（3）的运算时间、所述高速数模转换器（2）的数模转换时间以及所述高速数模转换器（2）后段的功率放大器的时间延迟。

4.根据权利要求1所述的电子仪表馈电感应反馈回路的数字化设计方法，其特征在于：所述最大系统响应时间TsMax为一个特定的阈值，该阈值取决于最大负载变化速率和可接受的目标端信号的最大瞬时波动。