[发明专利]一种输入缓冲电路和输入缓冲方法

权利要求书

1.一种输入缓冲电路，其特征在于，包括：输入端口(1)、输出端口(2)、第一反相器(3)、第二反相器(4)、低电压电源输入端口(5)、第一开关管(6)和节点电位调整单元(7)；其中，所述第一开关管(6)的第一端与所述输入端口(1)连接以接收输入信号，所述第一开关管(6)的第二端与所述低电压电源输入端口(5)连接以接收低电源电压信号，所述第一开关管(6)的第三端与所述第一反相器(3)的输入端连接；所述第一反相器(3)的第一端与所述低电压电源输入端口(5)连接以接收低电源电压信号，所述第一反相器(3)的输出端与所述第二反相器(4)的输入端连接，所述第一反相器(3)的第二端与低电平连接；所述第二反相器(4)的第一端与所述低电压电源输入端口(5)连接以接收低电源电压信号，所述第二反相器(4)的输出端与所述输出端口(2)连接以输出所述输入缓冲电路的输出信号，所述第二反相器(4)的第二端与低电平连接；所述节点电位调整单元(7)的第一端与所述第一反相器(3)的输入端连接，所述节点电位调整单元(7)的第二端与所述第一反相器(3)输出端连接，所述节点电位调整单元(7)的第三端与所述低电压电源输入端口(5)连接以接收低电源电压信号，所述节点电位调整单元(7)的第四端与低电平连接，所述节点电位调整单元(7)包括弱下拉件(71)和弱上拉件(72)；其中，所述弱下拉件(71)的漏极和所述弱上拉件(72)的漏极连接到所述第一反相器(3)的输入端，所述弱下拉件(71)的栅极和所述弱上拉件(72)的栅极连接到所述第一反相器(3)的输出端，所述弱下拉件(71)的背栅连接到源极后，所述弱下拉件(71)的源极连接至低电平，所述弱上拉件(72)的源极连接到背栅后，所述弱上拉件(72)的源极连接至所述低电压电源输入端口(5)以接收低电源电压信号。

2.根据权利要求1所述的缓冲电路，其特征在于，所述第一反相器(3)包括一个PMOS管和一个NMOS管；其中，PMOS管的源极连接到低电压电源输入端口(5)以接收低电源电压信号，源极连接到背栅后，栅极连接到所述第一反相器(3)的输入端，漏极连接到所述第一反相器(3)的输出端；NMOS管的漏极连接到所述第一反相器(3)的输出端，栅极连接到所述第一反相器(3)的输入端，背栅连接到源极后，源极连接低电平。

3.根据权利要求1所述的缓冲电路，其特征在于，所述第二反相器(4)包括一个PMOS管和一个NMOS管；其中，PMOS管的源极连接到低电压电源输入端口(5)以接收低电源电压信号，源极连接到背栅后，栅极连接到所述第一反相器(3)的输出端，漏极连接到输出端口(2)；NMOS管的漏极连接到输出端口(2)，栅极连接到所述第一反相器(3)的输出端，背栅连接到源极后，源极连接低电平。

4.根据权利要求1所述的缓冲电路，其特征在于，所述第一开关管(6)为NMOS管，其中，NMOS管的漏极连接输入端口(1)以接收输入信号，栅极连接低电压电源输入端口(5)以接收低电源电压信号，背栅连接到源极后，源极连接至所述第一反相器(3)的输入端。

5.根据权利要求1所述的缓冲电路，其特征在于，所述弱下拉件(71)为NMOS管。

6.根据权利要求1所述的缓冲电路，其特征在于，所述弱上拉件(72)为PMOS管。

7.根据权利要求1所述的缓冲电路，其特征在于，所述第一开关管(6)为栅极和源极耐高压的高压MOSFET器件或者为横向双扩散LDMOS器件。

8.一种输入缓冲方法，用于如权利要求1-7任一项所述的输入缓冲电路，其特征在于，包括：

输入端口向第一开关管输入低电平；

第一开关管拉低第一反相器的输入端电位；

第一反相器的输出端电位上升到低电压电源输入端口的低电源电平；

节点电位调整单元将第一反相器的输入端电位下拉到低电平；

第二反相器从输出端口输出低电平。

9.一种输入缓冲方法，用于如权利要求1-7任一项所述的输入缓冲电路，其特征在于，包括：

输入端口向第一开关管输入高电平；

第一开关管上拉第一反相器的输入端电位；

第一反相器的输出端电位下降到低电平；

节点电位调整单元将第一反相器的输入端电位上拉到低电压电源输入端口的低电源电平；

第二反相器从输出端口输出低电源电平。