[发明专利]一种优化信号完整性仿真的方法和装置

说明书

本发明提供一种优化信号完整性仿真的方法，包括以下步骤：对测量信号在传输设计中不连续的位置进行分段；根据相应影响信号完整性的因素的影响分析方法，分别分析出每一段的所述因素对眼高和/或眼宽的影响数值；对所有所述影响数值进行整理，得出每一个所述影响信号完整性的因素对所述测量信号仿真的所述眼高和/或眼宽的影响数值。本发明将信号传输链路中影响信号完整性的损耗、串扰、反射等分离出来，可针对性的对设计进行优化，提高优化效率，也可以节省成本。

技术领域

本发明涉及电子设计领域，并且更具体地，涉及一种优化信号完整性仿真的方法和装置。

背景技术

在电子设计领域，电路板是所有电子设计内容的物理载体，所以电子设计的意图都要通过电路板来实现，所以电路板设计是任何电子设备中不可或缺的一个环节。电路板设计主要分为两个部分，信号设计和电源设计。电源设计为整个电路板的设计基础，所有芯片需要有一个稳定的电源才能正常工作。信号设计为电路板设计的灵魂，各种功能的实现都需要由信号来控制，信号设计的好坏关系到电路板各个功能的实现和稳定性。

传统的信号完整性设计方法对高速信号进行时域仿真，通过评估眼高、眼宽等是否满足眼图模板要求来判断高速链路设计的好坏。图1中示出了现有信号完整性仿真设计示意图，其中信号2为需研究的信号，信号1为干扰信号，现阶段的仿真方法为在信号1的左侧放置干扰源，信号1的右侧用电阻终接，在信号2的左侧连接发送端芯片仿真模型，信号2的右侧连接接收端芯片的仿真模型。连接完成后进行仿真，根据仿真的眼高、眼宽等判别信号好坏。当眼高眼宽不满足设计要求时，就通过缩短链路，用更好的PCB 材料等减小损耗的方法去改善设计。

现有技术存在一定的设计局限，影响信号眼图的因素包含损耗、串扰、反射的等多个方面。单纯通过缩短链路，用更好的PCB材料等减小损耗的方法会增加设计成本，当链路中串扰、反射等起决定性作用的时候，如果只是单纯减少损耗，改善作用较小。

发明内容

鉴于此，本发明实施例的目的在于提出一种优化信号完整性设计的方法，运用此方法，将信号传输链路中影响信号完整性的损耗、串扰、反射等分离出来，可针对性的对设计进行优化，提高优化效率，也可以节省成本。

基于上述目的，本发明实施例的一方面提供了一种优化信号完整性仿真的方法，包括以下步骤：

对测量信号在传输设计中不连续的位置进行分段；

根据相应影响信号完整性的因素的影响分析方法，分别分析出每一段的所述因素对眼高和/或眼宽的影响数值；

对所有所述影响数值进行整理，得出每一个所述影响信号完整性的因素对所述测量信号仿真的所述眼高和/或眼宽的影响数值。

在一些实施方式中，所述影响信号完整性的因素包括串扰、损耗以及反射。

在一些实施方式中，根据相应影响信号完整性的因素的影响分析方法，分别分析出每一段的所述因素对眼高和/或眼宽的影响数值包括：

对于串扰的影响分析，将干扰信号和测试信号分解为相同的段，对所述测试信号进行仿真得出第一眼高和/或眼宽，并滤除一段所述干扰信号对所述测试信号的串扰后仿真出第二眼高和/或眼宽；

通过所述第一眼高和/或眼宽减去所述第二眼高和/或眼宽得到串扰对所述滤除串扰的段的影响。

在一些实施方式中，根据相应影响信号完整性的因素的影响分析方法，分别分析出每一段的所述因素对眼高和/或眼宽的影响数值还包括：

对于损耗的影响分析，将所述测试信号设计为每一段阻抗都相同，对所述阻抗相同的测试信号进行仿真得出第三眼高和/或眼宽，并将所述阻抗相同的测试信号去除一段后仿真出第四眼高和/或眼宽；

通过所述第三眼高和/或眼宽减去所述第四眼高和/或眼宽得到损耗对所述去除的段的影响。