[发明专利]一种序列信号生成方法及装置

说明书

本发明提供一种序列信号生成方法及装置，上述方案获取波形设置信息；其中，波形设置信息包括逻辑电平、周期数量和目标延时参数；从预设修正表中得到与目标延时参数相对应的各级延时链的延时单元的配置组合；其中，所述各级延时链位于时间调节模块中；根据与目标延时参数相对应的延时单元的配置组合对时间调节模块中的各级延时链进行配置；根据周期数量和逻辑电平，生成原始序列信号，并传递至时间调节模块中得到第一序列信号。本发明通过预设的修正表，得到实际延时与期望延时最接近的各级延时链的延时单元的配置组合，降低了各级延时链非线性的影响，使得输出序列信号与目标序列信号的偏差减小。

技术领域

本发明涉及时序控制技术领域，尤其涉及一种序列信号生成方法及装置。

背景技术

近年来，随着电子科学技术以及相关研究领域的快速发展，航空航天、通讯、自动化控制、电子精密仪器、基础物理，甚至医学生物等前沿科研领域对时序控制的精度要求越来越高。高精度的时序控制可以通过高精度的序列信号实现，序列信号是一组将0/1二进制数码特定排列而成的串行信号。现有技术中序列信号可通过时间内插法产生的，时间内插方法是在时钟周期中内插时间精度比时钟周期的时间精度高的延时单元，得到与延时单元时间精度相同的序列信号。

但是在应用中，内插的延时单元的实际延时与目标期望延时可能存在偏差，使得由内插的延时单元组成的延时链出现非线性，导致输出的序列信号与目标序列信号的偏差增大，影响时序控制的准确性。

发明内容

有鉴于此，本发明实施例提供一种序列信号生成方法及装置，以减小延时链非线性的影响，达到减少输出的序列信号与目标序列信号的偏差的目的。

技术方案如下：

本发明一方面提供一种序列信号生成方法，包括：

获取波形设置信息；其中，所述波形设置信息根据目标序列信号的时间信息和序列信号发生器的工作时钟的时钟周期得到，所述波形设置信息包括逻辑电平、周期数量和目标延时参数；

从预设修正表中得到与所述目标延时参数相对应的各级延时链的延时单元的配置组合；其中，所述各级延时链位于时间调节模块中，所述预设修正表为根据非线性修正方法得到的，所述非线性修正方法根据所述时间调节模块的实际延时与不同延时参数对应的期望延时，得到不同延时参数和延时单元的配置组合的对应关系；

根据与所述目标延时参数相对应的所述延时单元的配置组合对所述时间调节模块中的各级延时链进行配置；

根据所述周期数量和所述逻辑电平，生成原始序列信号，将所述原始序列信号传递至所述时间调节模块中，得到所述时间调节模块中各级延时链延时作用后输出的第一序列信号。

进一步的，所述非线性修正方法为积分非线性修正方法，所述积分非线性修正方法得到不同延时参数和延时单元的配置组合的对应关系包括：

根据所述各级延时链的延时单元各自的可配置数量，对所述各级延时链之间的延时单元进行组合，得到所述各级延时链之间的延时单元的各种配置组合(n₁，n₂，…，n_m)，其中，n_i为所述配置组合中第i级延时链中延时单元的配置数量，第i级延时链共有N_i个延时单元，则n_i∈[0，N_i]，i∈[1，m]，m≥2，n_i、i和m均为整数；