[发明专利]模块化多位加法器及计算系统

权利要求书

1.一种模块化多位加法器，其特征在于，包括：

最低位输入模块，其输入端口包括最低位的加法输入，输出端口包括最低位的和输出及进位输出；所述最低位输入模块的所述进位输出为反向进位输出COX；

中间位传递模块，其输入端口包括中间位的加法输入及进位输入，输出端口包括中间位的和输出及进位输出；所述中间位传递模块的所述进位输入为反向进位输入CIX；所述中间位传递模块的所述进位输出为反向进位输出COX；以及

最高位输出模块，其输入端口包括最高位的加法输入及进位输入，输出端口包括最高位的和输出；所述最高位输出模块的所述进位输入为反向进位输入CIX；

其中，所述最低位输入模块的反向进位输出COX与所述中间位传递模块的反向进位输入CIX连接，所述中间位传递模块的反向进位输出COX与所述最高位输出模块的反向进位输入CIX连接。

2.根据权利要求1所述的模块化多位加法器，其特征在于，所述最低位输入模块的最低位的加法输入，所述中间位传递模块的中间位的加法输入及所述最高位输出模块的最高位的加法输入位数可变。

3.根据权利要求1所述的模块化多位加法器，其特征在于，所述最低位输入模块的所述最低位的加法输入包括两组输入，分别为A0、A1、A2、A3，B0、B1、B2、B3；所述最低位输入模块的所述最低位的和输出包括S0、S1、S2、S3；其中：

S0＝(A0^B0)；

S1＝(A1^B1)^(((A0B0)))；

S2＝(A2^B2)^(((A1B1))|((A0B0)(A1|B1)))；

S3＝(A3^B3)^(((A2B2))|((A1B1)(A2|B2))|((A0B0)(A1|B1)(A2|B2)))；

COX＝！(((A3B3))|((A2B2)(A3|B3))|((A1B1)(A2|B2)(A3|B3))|((A0B0)(A1|B1)(A2|B2)(A3|B3)))。

4.根据权利要求1所述的模块化多位加法器，其特征在于，所述中间位传递模块的所述中间位的加法输入包括两组输入，分别为A0、A1、A2、A3，B0、B1、B2、B3；所述中间位传递模块的所述中间位的和输出包括S0、S1、S2、S3；其中：

S0＝(A0^B0)^((！CIX))；

S1＝(A1^B1)^(((A0B0))|(！CIX(A0|B0)))；

S2＝(A2^B2)^(((A1B1))|((A0B0)(A1|B1))|(！CIX(A0|B0)(A1|B1)))；

S3＝(A3^B3)^(((A2B2))|((A1B1)(A2|B2))|((A0B0)(A1|B1)(A2|B2))|(！CIX(A0|B0)(A1|B1)(A2|B2)))；

COX＝！(((A3B3))|((A2B2)(A3|B3))|((A1B1)(A2|B2)(A3|B3))|((A0B0)(A1|B1)(A2|B2)(A3|B3))|(！CIX(A0|B0)(A1|B1)(A2|B2)(A3|B3)))。

5.根据权利要求1所述的模块化多位加法器，其特征在于，所述最高位输出模块的所述最高位的加法输入包括两组输入，分别为A0、A1、A2、A3，B0、B1、B2、B3；所述最高位输出模块的所述最高位的和输出包括S0、S1、S2、S3；其中：

S0＝(A0^B0)^((！CIX))；

S1＝(A1^B1)^(((A0B0))|(！CIX(A0|B0)))；

S2＝(A2^B2)^(((A1B1))|((A0B0)(A1|B1))|(！CIX(A0|B0)(A1|B1)))；

S3＝(A3^B3)^(((A2B2))|((A1B1)(A2|B2))|((A0B0)(A1|B1)(A2|B2))|(！CIX(A0|B0)(A1|B1)(A2|B2)))。