[发明专利]一种处理器硅前验证用的RTL与参考模型实时比较方法

说明书

一种处理器硅前验证用的RTL与参考模型实时比较方法，属于中央处理器芯片硅前功能正确性验证技术领域。方法包括步骤S01，当监测到RTL的通用寄存器回写信号时，将RTL回写的值记录于Testbench中的RTL缓冲内；步骤S02，比较Testbench中的RTL缓冲中条目和Testbench中参考模型缓冲中条目，若相等，则返回步骤S01，若不相等，则报错退出。本发明能够支持不同体系结构的处理器运行结果的正确性的实时比较，可在处理器的正确性验证中实现指令级的精确结果比较，提高验证环境构建速度和可靠性，提高处理器验证效率，降低处理器验证的难度和门槛。

技术领域

本发明属于中央处理器芯片硅前功能正确性验证技术领域，具体涉及一种处理器硅前验证用的RTL与参考模型实时比较方法。

背景技术

中央处理器（CPU）芯片是现代计算机和其它智能系统的核心器件，处理器自身逻辑设计的正确性非常重要，如果处理器自身逻辑设计就不正确，将导致严重的后果。比如1994年，intel奔腾处理器的一处浮点运算的bug，导致其损失了数亿美元。在流片前发现并修正这些bug，正是处理器流片前的功能正确性验证要做的工作。随着处理器体系结构从单核到多核，再到众核的不断发展，处理器的结构越来越复杂，逻辑规模越来越庞大，处理器设计的正确性验证已成为其流片成功的难点之一。为保证处理器功能的正确性，处理器验证过程中一般会采用大量甚至海量的测试激励，这些测试激励的运行结果如果依靠人工来检查其是否正确，势必会大大影响验证的效率，最终影响验证计划的完成，而且随着设计的不断修改，也难以实现验证过程的可回归。所以一般在处理器的验证中会采用参考模型和计算结果正确性自动判断机制，处理器参考模型一般采用C/C++语言编写，实现处理器各种指令的功能模拟，验证平台（Testbench）中，处理器的RTL设计会和参考模型同时运行，得出运算结果后，将RTL设计的结果与参考模型的结果进行比较，如果结果不等，表示出错。处理器指令级运算结果的比较可以有实时比较和后比较两种不同方式，后比较的方法是将处理器的RTL设计和参考模型的每条指令的运行结果逐条记录在文件中，仿真结束和再比较两者的结果；实时比较是在仿真过程中就进行结果的逐条比较，发现比较不等后就报错退出。因为处理器的验证往往需要运行海量的测试激励，运行时间较长，如果采取后比较的方式，需要等所有仿真都结束时才能发现错误，时效性不好，且波形和log文件有可能非常大，导致磁盘空间紧张。与后比较相比，实时比较能够在出错的那个时刻实时发现错误，报告错误现场并退出，避免了仿真时间和磁盘空间的浪费。不同的处理器结构不同，比如有顺序发射顺序退出、顺序发射乱序退出、乱序发射乱序退出等等处理器结构，如果要研发多款不同的处理器，就需要根据各个处理器的特点编写多套不同的参考模型比较逻辑程序，同时还涉及到C/C++程序与硬件描述语言（比如Verilog）之间的交互，工作量大，逻辑复杂，调试时间长，影响芯片的验证进度和效率。

发明专利CN201510959069.1公开了微处理器功能验证设备及微处理器功能验证方法，并具体公开了方法包括指令集仿真器，比较器，监视器，输入接口，RTL模型；指令集仿真器，用于执行测试程序产生阶段性参考数据文件；比较器，用于从指令集仿真器中读取阶段性参考数据文件；输入接口，用于加载测试程序到待验证设计的存储单元；监视器，用于捕捉待验证设计仿真中的待验证信号输出给比较器；比较器，还用于将阶段性参考数据文件中的参考数据与待验证信号进行对比是否一致；RTL模型，用于逐周期从待验证设计读取待验证设计的部分内部信号，以进行裁决待验证设计的行为是否与RTL模型的行为一致。该方法能解决了现有技术中对待验证设计的功能检查效率低，但需要进行两次对比：RTL模型每个仿真周期都从待验证设计读取部分内部信号做实时比较，以及比较器逐个周期读取一组待验证信号与参考数据进行对比。

发明内容

本发明针对现有技术存在的问题，提出了一种与处理器具体结构的耦合度很低，比较机制的主体逻辑独立于处理器的体系结构，可靠性高，可重用性好，可支持不同类型的处理器硅前验证用的RTL与参考模型实时比较方法。

本发明是通过以下技术方案得以实现的：