[发明专利]一种高精度SAR ADC结构及校准方法

权利要求书

1.一种高精度SAR ADC结构，其特征在于，包括采样保持电路、主DAC、桥接电容校准模块、校准DAC、比较器、数字校准和逻辑控制模块；

输入信号依次经采样保持电路、主DAC连接至比较器，所述数字校准和逻辑控制模块分别与主DAC、桥接电容校准模块、校准DAC以及比较器电性相连；

所述桥接电容校准模块受数字校准和逻辑控制模块的控制对主DAC进行桥接电容校准；

所述校准DAC受数字校准和逻辑控制模块的控制对主DAC进行电容失配校准；

其中，所述桥接电容校准具体包括以下步骤：

步骤S11：比较器自调零；

步骤S12：主DAC置位；

步骤S13：根据比较器的比较结果，若比较结果为0，则进入步骤S14，若比较结果为1，则进入步骤S15；

步骤S14：减小桥接电容校准模块中的可调电容的步长，并判断当前可调电容的电容值是否达到最小，若是，则结束，否则进入步骤S16；

步骤S15：判断比较器的输出是否从0变为1，若是，则结束，否则，增大桥接电容校准模块中的可调电容的步长，之后判断当前可调电容的电容值是否达到最大，若是，则结束，否则进入步骤S16；

步骤S16：多次比较求取量化均值，并返回步骤S11；

其中，所述电容失配校准具体包括以下步骤：

步骤S21：控制主DAC产生误差电压，使用校准DAC对主DAC的误差电压进行量化，得到误差码字；

步骤S22：根据校准DAC量化后得到的误差码字，使用自校准算法计算出高位主DAC电容对应的权重误差；

步骤S23：根据高位主DAC电容对应的权重误差，根据上一次量化的结果，通过控制校准DAC动态补偿主DAC的误差电压，消除主DAC电容阵列的非线性；

其中，自校准算法采用下式：

式中，e₁₄、e₁₃、e₁₂、e₁₁、e₁₀分别表示MSB高5位电容的偏差，D₁、D₂、D₃、D₄、D₅分别表示数字化的高五位的误差电压值。

2.根据权利要求1所述的一种高精度SAR ADC结构，其特征在于，所述主DAC电路为电容阵列DAC，并采用了上极板采样技术与Vcm-based开关时序，同时使用了分段的桥接电容阵列。

3.根据权利要求1所述的一种高精度SAR ADC结构，其特征在于，所述校准DAC由电容式DAC与驱动开关构成。

4.根据权利要求1所述的一种高精度SAR ADC结构，其特征在于，所述比较器包括级联的放大器与锁存器，前置放大器抑制后级锁存器的失调，同时前置放大器使用输出失调存储技术消除自身的失调电压。

5.根据权利要求4所述的一种高精度SAR ADC结构，其特征在于，所述前置放大器的级数为3级。

6.一种基于权利要求1-5任一项所述的高精度SAR ADC结构的校准方法，其特征在于，首先进行桥接电容校准，之后进行电容失配校准，然后进入正常的量化过程。

7.根据权利要求6所述的一种高精度SAR ADC结构的校准方法，其特征在于，所述桥接电容校准具体包括以下步骤：

步骤S11：比较器自调零；

步骤S12：主DAC置位；

步骤S13：根据比较器的比较结果，若比较结果为0，则进入步骤S14，若比较结果为1，则进入步骤S15；

步骤S14：减小桥接电容校准模块中的可调电容的步长，并判断当前可调电容的电容值是否达到最小，若是，则结束，否则进入步骤S16；

步骤S15：判断比较器的输出是否从0变为1，若是，则结束，否则，增大桥接电容校准模块中的可调电容的步长，之后判断当前可调电容的电容值是否达到最大，若是，则结束，否则进入步骤S16；

步骤S16：多次比较求取量化均值，并返回步骤S11。

8.据权利要求7所述的一种高精度SAR ADC结构的校准方法，其特征在于，所述电容失配校准具体包括以下步骤：

步骤S21：控制主DAC产生误差电压，使用校准DAC对主DAC的误差电压进行量化，得到误差码字；

步骤S22：根据校准DAC量化后得到的误差码字，使用自校准算法计算出高位主DAC电容对应的权重误差；

步骤S23：根据高位主DAC电容对应的权重误差，根据上一次量化的结果，通过控制校准DAC动态补偿主DAC的误差电压，消除主DAC电容阵列的非线性；

其中，自校准算法采用下式：

式中，e₁₄、e₁₃、e₁₂、e₁₁、e₁₀分别表示MSB高5位电容的偏差，D₁、D₂、D₃、D₄、D₅分别表示数字化的高五位的误差电压值。