[发明专利]分时电控电路和高压驱动器

权利要求书

1.一种分时电控电路，其特征在于，包括：欠压锁存模块、分时驱动模块和放电管；

所述欠压锁存模块的输入端适于与外部驱动信号源连接，使能端适于与外部使能信号源连接，第一输出端与所述分时驱动模块的输入端连接，第二输出端与所述放电管的第一端连接；所述分时驱动模块的输出端适于与外部高压功率管的栅极连接；所述放电管的第二端适于与外部高压功率管的漏极连接；

所述欠压锁存模块接收外部驱动信号源的驱动信号，根据外部使能信号源的使能信号输出第一驱动信号给所述分时驱动模块，输出第二驱动信号给所述放电管；所述分时驱动模块根据所述第一驱动信号控制所述外部高压功率管充电或放电；在外部高压功率管放电时，所述放电管根据所述第二驱动信号对外部高压功率管的漏极的电压进行泄放。

2.如权利要求1所述的分时电控电路，其特征在于，所述分时驱动模块包括：逻辑单元、第一电流源、第二电流源、第三电流源、第四电流源、第一开关元件、第二开关元件、第三开关元件和第四开关元件；

所述逻辑单元的输入端与所述欠压锁存模块的第一输出端连接，所述逻辑单元的第一输出端与所述第一开关元件的信号端连接，所述逻辑单元的第二输出端与所述第二开关元件的信号端连接，所述逻辑单元的第三输出端与所述第三开关元件的信号端连接，所述逻辑单元的第四输出端与所述第四开关元件的信号端连接；

所述第一开关元件的第一端与所述第一电流源的第二端连接，所述第一开关元件的第二端与所述外部高压功率管的栅极和第二开关元件的第一端均连接；所述第二开关元件的第二端与所述第二电流源的第一端连接；

所述第三开关元件的第一端与所述第三电流源的第二端连接，所述第三开关元件的第二端与所述外部高压功率管的栅极和第四开关元件的第一端均连接；所述第四开关元件的第二端与所述第四电流源的第一端连接；

所述第一电流源的第一端和所述第三电流源的第一端均与外部电源连接，所述第二电流源的第二端和所述第四电流源的第二端均接地。

3.如权利要求2所述的分时电控电路，其特征在于，所述分时驱动模块还包括：箝位器；

所述箝位器的第一端与所述第三电流源的第一端连接，所述箝位器的第二端与所述第三开关元件的第二端连接。

4.如权利要求1所述的分时电控电路，其特征在于，所述分时驱动模块还包括：逻辑单元、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一PMOS管、第二PMOS管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻和第六电阻；

所述逻辑单元的输入端与所述欠压锁存模块的第一输出端连接，所述逻辑单元的第一输出端与所述第一NMOS管的栅极连接，所述逻辑单元的第二输出端与所述第二NMOS管的栅极连接，所述逻辑单元的第三输出端与所述第三NMOS管的栅极连接，所述逻辑单元的第四输出端与所述第四NMOS管的栅极连接；

所述第一NMOS管的源极与所述第一电阻的第二端和所述第一PMOS管的栅极连接，所述第一NMOS管的漏极与所述第二电阻的第一端连接；所述第二NMOS管的源极与所述第一PMOS管的漏极和所述外部高压功率管的栅极连接，所述第二NMOS管的漏极与所述第三电阻的第一端连接；所述第三NMOS管的源极与所述第四电阻的第二端和所述第二PMOS管的栅极连接，所述第三NMOS管的漏极与所述第五电阻的第一端连接；所述第四NMOS管的源极与所述第二PMOS管的漏极和所述外部高压功率管的栅极连接，所述第四NMOS管的漏极与所述第六电阻的第一端连接；

所述第一电阻的第一端、第一PMOS管的源极、第四电阻的第一端和第二PMOS管的源极均与外部电源连接；所述第二电阻的第二端、所述第三电阻的第二端、所述第五电阻的第二端和所述第六电阻的第二端均接地。

5.如权利要求4所述的分时电控电路，其特征在于，所述分时驱动模块还包括：第一二极管和第二二极管；

所述第一二极管的阳极与所述外部高压功率管的栅极连接，所述第一二极管的阴极与所述第二二极管的阳极连接，第二二极管的阴极与外部电源连接。