[发明专利]一种集成电路pp膜耐湿性控制工艺

说明书

本发明公开了一种集成电路pp膜耐湿性控制工艺，步骤一、将带有pp膜的基板的置于升温箱中，并提升温度至58‑69摄氏度，保持300‑450s，步骤二、转至真空箱，采用1500‑2500目的砂纸对pp膜进行表面挤压处理，挤压压强为35‑65pa。本发明中，对pp膜上的铝膜进行58‑69摄氏度温度软化，然后在真空度为25‑30Pa为真空箱内采用2000目的砂纸采用35‑65pa的压强进行挤压处理，pp膜表层形成密布凹坑状，方便后续涂层附着，转至离子涂层箱中，真空度为40Pa，进行SiO2镀膜，或者进行选取Si和SiO2的混合质量比例为1:3进行镀膜，镀膜时间为14s，镀膜完成后的SiO2镀膜的厚度为80μm，Si和SiO2混合膜厚度为80μm，断面检测致密度高，Si和SiO2可提高PP膜的耐腐蚀性和降低吸水性，电性能方面具有低损耗和低耗电。

技术领域

本发明涉及半导体PP膜耐湿技术领域，尤其涉及一种集成电路pp膜耐湿性控制工艺。

背景技术

在微电子工艺中,通常在半导体的集成电路的上覆盖一层pp膜，然后pp膜表面进行镀金属膜处理，一般是先进行镀铝，然后在铝膜上进行镀锌，然而采用此方式处理的pp薄膜不耐湿，产品在做高温高湿环境下，容易失效，以及镀膜层附着程度差导致出现腐蚀性低，在电性能方面具有高损耗和高耗电的现象。

本发明提供一种集成电路pp膜耐湿性控制工艺。

发明内容

本发明的目的在于：为了解决传统的半导体集成电路pp膜镀金属铝和锌层容易出现pp薄膜不耐湿以及pp薄膜镀膜层附着程度差导致出现腐蚀性低，在电性能方面具有高损耗和高耗电的问题，而提出的一种集成电路pp膜耐湿性控制工艺。

为了实现上述目的，本发明采用了如下技术方案：

步骤一、将带有pp膜的基板的置于升温箱中，并提升温度至58-69摄氏度，保持300-450s；

步骤二、转至真空箱，真空度为25-30Pa，采用1500-2500目的砂纸对pp膜进行表面挤压处理，挤压压强为35-65pa，保压时间为20-35s；

步骤三、转至离子涂层箱中，真空度为30-50Pa，对pp膜上的铝层进行SiO2镀膜，镀膜时间为12-20s；

步骤四、然后进行离子电镀Zn层；

步骤五、检验，采用激光切割，并通过显微设备对断层SiO2镀膜厚度测量。

作为上述技术方案的进一步描述：

根据步骤一，升温箱中，升温度至60摄氏度，保持320s。

作为上述技术方案的进一步描述：

砂纸采用2000目，挤压压强为40pa。

作为上述技术方案的进一步描述：

根据步骤三中，真空度为40Pa，镀膜时间为14s。

作为上述技术方案的进一步描述：

离子涂层箱中还可选用Si进行镀膜或者进行Si和SiO2混合镀膜。

作为上述技术方案的进一步描述：

选取Si和SiO2的混合质量比例为1:3。

综上所述，由于采用了上述技术方案，本发明的有益效果是：