[发明专利]用于拼接器的同步装置、拼接处理系统有效
申请号: | 201910646834.2 | 申请日: | 2019-07-17 |
公开(公告)号: | CN110572532B | 公开(公告)日: | 2021-12-14 |
发明(设计)人: | 王洋;董学明;刘雨;姚维久;董志松;王雅超;李厚鹏 | 申请(专利权)人: | 北京小鸟科技股份有限公司 |
主分类号: | H04N5/067 | 分类号: | H04N5/067;H04N5/268;G06F3/14 |
代理公司: | 北京瀚仁知识产权代理事务所(普通合伙) 11482 | 代理人: | 宋宝库;马硕 |
地址: | 102208 北京市昌*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 拼接 同步 装置 处理 系统 | ||
本发明涉及拼接器技术领域,具体涉及一种用于拼接器的同步装置、拼接处理系统。本发明的同步装置包括:视频信号解析模块、控制模块、同步信号处理模块和时钟处理模块。视频信号解析模块对视频信号进行解析得到第一像素时钟和同步信号,对第一像素时钟进行二分频得到第二像素时钟;控制模块根据第二像素时钟查表得到对应的倍频数值和分频数值;时钟处理模块根据第二像素时钟、倍频数值和分频数值,计算第三像素时钟;同步信号处理模块将第三像素时钟作为同步时钟,并向一个或多个拼接器发送同步指令,以使同步装置与拼接器实现同步运行;本发明解决了当视频分辨率变化时、当刷新频率存在误差时,拼接器输入与输出的同步问题,同时实现了设备扩展。
技术领域
本发明涉及拼接器技术领域,具体涉及一种用于拼接器的同步装置、拼接处理系统。
背景技术
拼接器的主要功能是把一路视频信号分割为多个显示单元,将分割后的显示单元信号输出到多个显示屏,并用多个显示屏拼接组成一个完整的图像。
现有技术中的视频同步为一个拼接器内部不同输出端口之间的同步,可以实现一个输入源在多个输出端口之间保持输出同步。但是,无法满足如下需求:
(1)无法满足一个拼接器的多个输入源之间的同步。在需要将多个输入源信号拼接为一个更高分辨率的画面(如8k*4k、16k*8k等)时,多个输入源信号在长时间运行过程中,会由于存在PCB走线差异、时钟偏斜等因素,从而导致输出端不同步,出现画面撕裂的现象。
(2)无法将拼接器的一个或多个输入源与主播放设备完全同步。某些场景下,如3D视频传输过程中,需要保持视频每一帧数据顺序与主播放设备严格对齐,否则视频内容就会无法观看。
(3)无法实现多个拼接器之间的输出同步。某些应用场景下,如冗余备份时,需要将多个拼接器的输出进行同步。
发明内容
为了解决现有技术中的上述问题,本发明提出了一种用于拼接器的同步装置、拼接处理系统,解决了输入信号源与拼接器输出的同步问题,同时实现了设备的扩展。
本发明的一方面,提出一种用于拼接器的同步装置,所述同步装置包括:视频信号解析模块、控制模块、同步信号处理模块和时钟处理模块;
所述视频信号解析模块配置为:接收视频信号,并对所述视频信号进行解析,得到第一像素时钟和同步信号;对所述第一像素时钟进行二分频,得到第二像素时钟;将所述第二像素时钟发送到所述控制模块,并将所述同步信号发送到所述同步信号处理模块;
所述控制模块配置为:根据所述第二像素时钟以及预设的像素时钟-倍频数值-分频数值关系表,得到所述第二像素时钟所对应的倍频数值和分频数值;向所述时钟处理模块发送所述第二像素时钟、所述倍频数值和所述分频数值;
所述时钟处理模块配置为:计算所述第二像素时钟与所述倍频数值的乘积,并用所述乘积除以所述分频数值,从而得到第三像素时钟;将所述第三像素时钟、所述倍频数值和所述分频数值发送至所述同步信号处理模块;
所述同步信号处理模块配置为:确定工作模式为外部视频模式,将所述第三像素时钟作为同步时钟,并向一个或多个拼接器发送同步指令,以使所述同步装置与所述拼接器实现同步运行;
其中,
所述同步指令包括:所述同步时钟、所述同步信号、所述倍频数值和所述分频数值。
优选地,所述同步装置还包括一个晶体振荡器,所述晶体振荡器用于生成第四像素时钟;
所述控制模块还配置为:向所述同步信号处理模块发送工作模式控制指令;其中,所述工作模式包括:外部视频模式或本地模式;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京小鸟科技股份有限公司,未经北京小鸟科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910646834.2/2.html,转载请声明来源钻瓜专利网。