[发明专利]一种内存访问控制的处理器电路装置在审
申请号: | 201910632576.2 | 申请日: | 2019-07-13 |
公开(公告)号: | CN110334033A | 公开(公告)日: | 2019-10-15 |
发明(设计)人: | 杨力祥 | 申请(专利权)人: | 杨力祥 |
主分类号: | G06F12/0877 | 分类号: | G06F12/0877 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 100081 北京市海淀区*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 处理器 电路 数据交互 访问控制处理器 增设 内存访问控制 信息安全领域 处理器电路 电路完成 电路装置 访问数据 外部缓存 内存 信息技术 干涉 访问 检查 | ||
1.一种访问控制处理器电路装置,其特征在于:
在处理器中增设电路,所述增设电路在处理器确定所访问的地址之后,内存,和/或,处理器外部缓存中数据进入处理器之前,预先检查待访问数据地址是否超出指定地址范围,如果超出地址范围,则禁止数据交互电路完成数据交互工作,否则不干涉处理器其他电路工作。
2.根据权利要求1所述的装置,其特征在于:从处理器确定所访问的地址,到内存,和/或,处理器外部缓存中数据进入处理器之间,相关逻辑功能对应的电路中,增设电路,依据所述指定地址范围,判定数据访问地址值是否超出指定地址范围并进行相应处理的,如果超出地址范围,则启动异常处理电路工作,禁止数据交互电路完成数据交互工作,否则不干涉逻辑功能对应的后续电路工作。
3.根据权利要求2所述的装置,其特征在于:所述指定地址范围,其相应信息的硬件保存设施,进一步包括:通过处理器中现有硬件设施保存地址范围信息,和/或,通过在处理器中增设硬件设施保存地址范围信息。
4.根据权利要求1-3之一所述的装置,其特征在于:在处理器能够确认待访问数据地址的第一时间所对应电路处,增设判定地址范围并作出相应处理的电路。
5.根据权利要求1-3之一所述的装置,其特征在于:在处理器中增设一个或多个硬件设施,保存数据地址范围信息,以协助处理器认定地址范围,进一步的:针对处理器不同特权级,分别增设硬件设施保存不同特权级下数据地址范围信息,以协助处理器在不同特权级下认定地址范围。
6.一种访问控制处理器电路装置,其特征在于:
对于指令集类型属于精简指令集的处理器,在流水线ALU处理部分解析出指定的内存,和/或,处理器外部缓存访问地址对应电路之后,增设电路,用以判定当前模式下待访问数据地址是否超出指定范围,如果超出指定范围,则页异常处理电路开始工作,如果没有超出范围,则后续电路继续正常工作。
7.一种权利要求1-5之一所述装置的制作方法,其特征在于:
M-A1:为不同特权级设置专用寄存器,用以记录该特权级可访问的内存,和/或,处理器外部缓存数据地址范围的低端边界值和高端边界值;
M-A2:在处理器能够确认待访问数据地址的第一时间所对应电路处,增设判定地址范围并作出相应处理的电路,如果内存,和/或,处理器外部缓存访问数据地址超出专用寄存器所指定的当前特权级可访问内存,和/或,处理器外部缓存数据地址范围,所述作出相应处理的电路启动异常处理电路工作,禁止数据访问电路完成数据交互工作,否则不干涉后续电路工作。
8.一种操作系统,其特征在于:在操作系统启动过程中,对用于保存数据地址范围的硬件设施进行初始化,以设定地址范围,处理器处理内存,和/或,处理器外部缓存访问指令时,按照权利要求1-6之一所述的电路装置设计进行处理。
9.一种操作系统,其特征在于:在操作系统创建进程时,对用于保存数据地址范围的硬件设施进行初始化,以设定每个进程内核态,和/或,用户态可访问数据地址范围,处理器处理内存,和/或,处理器外部缓存访问指令时,按照权利要求1-6之一所述的电路装置设计进行处理;在进程切换时,保存当前进程地址范围信息,恢复目标进程地址范围信息。
10.一种操作系统,其特征在于:在操作系统启动过程中,对用于保存数据地址范围的硬件设施进行初始化,以设定地址范围,处理器处理内存,和/或,处理器外部缓存访问指令时,按照权利要求1-6之一所述的电路装置设计进行处理。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杨力祥,未经杨力祥许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910632576.2/1.html,转载请声明来源钻瓜专利网。