[发明专利]一种芯片电源过压及反接保护电路及方法

说明书

本发明公开一种芯片电源过压及反接保护电路及方法，保护电路包括反向电压保护电路、ESD保护电路和正向过压保护电路；当芯片电源电压位于工作电压范围内时，正向过压保护电路及反向电压保护电路均不工作，芯片电源处于正常工作状态并通过ESD保护电路将芯片电源管脚产生的静电导入电线接地端；当芯片电源电压高于工作电压范围时，正向过压保护电路开始工作处于高阻状态；当芯片电源电压正负极接反时，反向电压保护电路开始工作处于高阻状态。本发明实现芯片电源电压过高或反接时对芯片内部电路的保护，正常工作时仅增加几微安的电流；本发明在不增加管脚的情况下实现芯片内部模拟电路电源和数字电路电源的分离，减小数字噪声对模拟电路的串扰。

技术领域

本发明实施例涉及集成电路技术领域，具体涉及一种芯片电源过压及反接保护电路及方法。

背景技术

任何集成电路芯片均有正常工作电源电压范围，其通常由芯片制造工艺决定。超过正常电源电压范围或电源正负极反接，均可能对芯片造成永久损坏。在实际使用过程中，由于环境影响或人为失误，电源过压和反接时有发生。比如在汽车电子中，发动机点火过程系统提供的5V电源经常会瞬间升高到12V甚至更高。为了保护集成电路，要求集成电路具有电源电压过压及反接保护功能。

目前集成电路电源过压及反接保护电路功能由外部分立元件实现。随着对模块小型化的需求，很多应用要求集成电路内置过压及反接保护电路，同时作为电源输入端，保护电路不能影响集成电路电源管脚的ESD性能。随着对低功耗电路的需求，特别是传感器等应用的增加，还要求过压及反接保护电路除了提供保护以外，在正常工作状态下，自身还要具有低功耗的特点。

发明内容

为此，本发明实施例提供一种芯片电源过压及反接保护电路及方法，实现在芯片电源电压过高或反接时对芯片内部电路的保护，正常工作时功耗低。

为了实现上述目的，本发明实施例提供如下技术方案：一种芯片电源过压及反接保护电路，包括电源端VDDE、电源端VDDA、电源端VDDD和电线接地端，还包括反向电压保护电路、ESD保护电路和正向过压保护电路；

所述反向电压保护电路包括高压PMOS管M1、齐纳二极管D1、电阻R1和电阻R2；所述高压PMOS管M1的栅极与电阻R1的正极和齐纳二极管D1的阳极相连，高压PMOS管M1的源极与齐纳二极管D1的阴极和电阻R2的正极相连，高压PMOS管M1的漏极与电源端VDDE相连；

所述ESD保护电路包括高压NMOS管M2，所述高压NMOS管M2的栅极和源极分别与所述电线接地端相连，高压NMOS管M2的漏极与所述高压PMOS管M1的源极相连；

所述正向过压保护电路包括高压PMOS管M3、高压PMOS管M4、高压PMOS管M5、齐纳二极管D2、电阻R3、电阻R4、电阻R5和电阻R6，所述高压PMOS管M3的栅极与电阻R3的负极和齐纳二极管D2的阴极相连，高压PMOS管M3的源极与电阻R3的正极相连，高压PMOS管M3的漏极与电阻R4的正极相连；高压PMOS管M4的栅极与电阻R4的正极相连，高压PMOS管M4的源极与高压PMOS管M3的源极相连，高压PMOS管M4的漏极与所述电源端VDDA相连；高压PMOS管M5的栅极与电阻R4的正极相连，高压PMOS管M5的源极与高压PMOS管M3的源极相连，高压PMOS管M5的漏极与所述电源端VDDD相连。

作为芯片电源过压及反接保护电路的优选方案，所述齐纳二极管D1的阳极与高压PMOS管M1的栅极和电阻R1的正极相连，齐纳二极管D1的阴极与高压PMOS管M1的源极和电阻R2的正极相连。

作为芯片电源过压及反接保护电路的优选方案，所述电阻R1的正极与高压PMOS管M1的栅极和齐纳二极管D1的阳极相连，电阻R1的负极与电线接地端相连。

作为芯片电源过压及反接保护电路的优选方案，所述电阻R2的正极与高压PMOS管M1的源极和齐纳二极管D1的阴极相连，电阻R2的负极与电线接地端相连。