[发明专利]属性综合中活性条件提取和可视化方法、系统、存储介质和终端

说明书

本发明公开了属性综合中活性条件提取和可视化方法、系统、存储介质和终端，方法包括以下步骤：将描述芯片形式验证属性的基于正则表达式的断言转换为不确定状态机；将不确定状态机转换为确定状态机；在各转换步骤之后，提取状态循环上的状态转换条件并将其转换为活性条件；将各转换步骤生成的包括所述活性条件的状态机形成图形文件；显示所述图形文件，并标识出所述活性条件。本发明采取分步的综合过程图形展示，有利于用户对断言生成过程的理解和纠错。特别是对于活性条件的标识，能帮助用户避免不必要的活性断言，提高形式验证的效率。

技术领域

本发明涉及芯片形式验证领域，尤其涉及属性综合中活性条件提取和可视化方法、系统、存储介质和终端。

背景技术

芯片形式验证属性通常用断言语言来描述。现在工业界通用的断言语言是SVA(SystemVerilog Assertion)。断言不同于一般的芯片设计语言，比如Verilog。前者是声明式的，即描述一种属性但不给出具体的实施方法。后者是程序性的，即通过可执行的语义来描述硬件的行为。形式验证必须把断言转换成和硬件相似的可执行模型，然后证明硬件的行为模型满足断言模型。这个转换的过程就叫断言综合。

通常情况下，断言可分为三种，安全断言、活性断言和安全活性的混合断言。其中，安全断言描述一个必须永远满足的条件，比如信号A和信号B不可能同时为1；活性断言描述一个终究会被满足的条件，比如当请求信号发出后必会收到答复信号；而混合断言则包括了上述两种条件。

断言的种类决定了验证所需的算法和复杂度。通常，活性断言的验证比安全断言的验证的算法复杂度要高。并且，由于SVA有很多隐性的活性语义，用户很可能不知情的生成带活性的断言。而当用户知道一个时间上限的情况下，活性断言可以转换为安全断言。但是这些场景都要求验证平台对断言的活性进行准确提取和表达。现有技术并没有对断言的活性进行提取，也没有在提取后的进行展示以帮助用户进行差错发现与后续改进。

因此，针对上述问题，提供属性综合中活性条件提取和可视化方法、系统、存储介质和终端，是本领域亟待解决的技术问题。

发明内容

本发明的目的在于克服现有技术的不足，提供属性综合中活性条件提取和可视化方法、系统、存储介质和终端，帮助用户避免不必要的活性断言，提高形式验证的效率。

本发明的目的是通过以下技术方案来实现的：属性综合中活性条件提取和可视化方法，包括以下步骤：

将描述芯片形式验证属性的基于正则表达式的断言转换为不确定状态机；

将不确定状态机转换为确定状态机；

在各转换步骤之后，提取状态循环上的状态转换条件并将其转换为活性条件；

将各转换步骤生成的包括所述活性条件的状态机形成图形文件；

显示所述图形文件，并标识出所述活性条件。

进一步地，所述的方法还包括：

在各转换步骤完成后，进行状态机最小化操作，用于清除多余的等价状态和状态转换。

进一步地，所述的方法还包括：

在显示所述图形文件时，同时显示时间上限；

获取将活性断言转换为安全断言的输入指令，并根据所述输入指令对断言进行调整；

其中，所述的安全断言描述一个必须永远满足的条件，所述的活性断言描述一个终究会被满足的条件。

进一步地，在显示所述图形文件步骤中，还标识出状态机的初始状态、接受状态和拒绝状态。

本发明还提供属性综合中活性条件提取和可视化系统，包括