[发明专利]一种基于UVM的AXI总线接口读写数据比较方法和UVM验证平台

说明书

为了克服现有读写数据比较方案设计复杂的技术问题，本发明提供了一种基于UVM的AXI总线接口数据读写比较方法和UVM验证平台，本发明在写数据环节：根据写地址、写位宽和写突发数据周期的写选通信息对有效写数据进行写操作；在读数据环节：首先根据读数据身份标识获取读命令身份标识，然后根据读命令身份标识对应的读地址、读位宽对有效读数据进行读操作，最后进行读出数据的判断。

技术领域

本发明属于芯片验证技术领域，涉及一种基于UVM的AXI总线接口读写数据比较方法和UVM验证平台。

背景技术

搭建UVM(Universal Verification Methodology，通用验证方法学)验证环境进行AXI(Advanced eXtensible Interface，高级可扩展总线接口)总线接口的IP(Intellectual Property，知识产权模块)仿真，对IP的AXI总线接口读写数据比较是UVM验证环境最基础最关键的检查机制之一，主要用于：环境调试的冒烟测试，可以帮助验证者调试环境，验证电路基本通路是否正确；在多种操作过程中或操作结束后，用于检查是否对数据通路造成影响；帮助找出总线从属设备模块的设计缺陷；调试读写通路与其他操作的冲突机制。

现有读写数据比较的原理如图1所示，监视器从AXI接口组件上捕获到读、写数据流后，将其传递给参考模型进行处理，最后在计分板中进行统计比较，打印通过(即从AXI总线接口读出的数据正确)或失败(即从AXI总线接口读出的数据错误)信息。其具有以下缺点：

1.参考模型及计分板设计复杂，开发时间长，不易快速集成应用到平台中。

2.需要定义很大的静态存储，仿真过程中，仿真器要永久为静态存储分配一块固定的内存资源，造成内存资源的极大浪费。

3.电路内部可能会对读命令重新排序，需要在参考模型里面增加与所要验证的功能IP电路类似的复杂重排序处理逻辑，设计非常复杂。

发明内容

为了克服现有读写数据比较方案设计复杂的技术问题，本发明提供了一种基于UVM的AXI总线接口数据读写比较方法和UVM验证平台。

本发明的技术方案：

一种基于UVM的AXI总线接口读写数据比较方法，其特殊之处在于，包括步骤：

在写数据环节：

根据写地址、写位宽和写突发数据周期的写选通信息对有效写数据进行写操作；

在读数据环节：

在读数据环节：

首先根据读数据身份标识获取读命令身份标识，然后根据读命令身份标识对应的读地址、读位宽对有效读数据进行读操作，最后进行读出数据的判断。

进一步地，在写数据环节：

所述根据写地址、写位宽和写突发数据周期的写选通信息对有效写数据进行写操作为：

1.1)在写命令周期，将写地址压入AXI写地址队列，将写位宽压入AXI写位宽标志队列；

1.2)在AXI的每一个写突发数据周期，分别从AXI写地址队列和AXI写位宽标志队列中取出相应的写地址和写位宽；

1.3)根据步骤1.2)取出的写位宽，以及写突发数据周期的写选通信息，从写数据中取出有效写数据字节，并根据步骤1.2)取出的写地址计算出与所述有效写数据字节相应的有效写地址；

1.4)将每一个有效写地址与其对应的有效写数据字节作为一个元素，存放于AXI存储器中；

在读数据环节：

所述根据读地址、读位宽和读命令身份标识对有效数据进行读操作为：