[发明专利]一种视频解码验证系统在审
申请号: | 201910576183.4 | 申请日: | 2019-06-28 |
公开(公告)号: | CN110365992A | 公开(公告)日: | 2019-10-22 |
发明(设计)人: | 陈贝 | 申请(专利权)人: | 苏州浪潮智能科技有限公司 |
主分类号: | H04N19/85 | 分类号: | H04N19/85;H04N19/42;H04N21/4363;G06F17/50 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 陈丽 |
地址: | 215100 江苏省苏州市吴*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 验证 解码 视频 视频解码 验证系统 芯片 视频解码系统 硬件电路板 互联总线 建立通信 视频发送 大空间 总线 操作系统 预留 容纳 移植 申请 | ||
本申请公开了一种视频解码验证系统,包括:ZYNQ芯片;ZYNQ芯片包括:安装有操作系统,用于接收待验证视频,并对解码后的待验证视频进行验证的ARM;用于对待验证视频进行解码,得到解码后的待验证视频,并将解码后的待验证视频发送至ARM的FPGA。显然,在该视频解码验证系统中仅仅是在ZYNQ芯片内部搭建了用于对待验证视频进行解码的FPGA以及对解码后的待验证视频进行验证的ARM,由此就避免了在所搭建的视频解码验证系统中需要使用特定的总线来将CPU和FPGA建立通信连接,并且需要在硬件电路板上预留较大空间来容纳CPU以及CPU与FPGA之间的互联总线的问题,所以,该视频解码系统更加便于集成和移植。
技术领域
本发明涉及数字电路设计技术领域,特别涉及一种视频解码验证系统。
背景技术
在数字电路的开发设计中,如果遇到与视频相关的数字电路模块,数字电路模块的仿真验证往往不能以图像形式直观的验证结果,在此种情况下,通常会使用必须使用模拟环境来对该数字电路功能模块进行验证。在现有技术当中,一般会利用CPU(CentralProcessing Unit,中央处理器)+FPGA(Field Programmable Gate Array,现场可编程门阵列)的架构来搭建视频解码验证系统,但是,由于CPU和FPGA都是相互独立的芯片,所以,在利用CPU和FPGA搭建视频解码验证系统的过程中,需要使用特定的总线来将CPU和FPGA建立通信连接,并且,验证系统的硬件电路板也需要提供更多的空间来容纳CPU以及CPU与FPGA之间的互联总线。由此导致这样搭建得到视频解码验证系统不便于集成和移植,目前,针对这一技术问题还没有较好的解决办法。
所以,如何提供一种更好的视频解码验证系统,以使得视频解码验证系统便于集成和移植,是本领域技术人员亟待解决的问题。
发明内容
有鉴于此,本发明的目的在于提供一种视频解码验证系统,以使得视频解码验证系统便于集成与移植。其具体方案如下:
一种视频解码验证系统,包括:
ZYNQ芯片;
其中,所述ZYNQ芯片包括:
安装有操作系统,用于接收待验证视频,并对解码后的待验证视频进行验证的ARM;
用于对所述待验证视频进行解码,得到所述解码后的待验证视频,并将所述解码后的待验证视频发送至所述ARM的FPGA。
优选的,所述ARM具体为安装有Linux操作系统的ARM。
优选的,还包括:
与所述ARM相连,用于对所述ARM提供存储空间的第一DDR。
优选的,还包括:
设置在所述ARM上,用于连接目标显示器的视频接口。
优选的,所述视频接口具体为DP接口。
优选的,还包括:
设置在所述ARM上,用于与外围设备建立通信连接的以太网接口。
优选的,所述FPGA包括:
用于对所述目标视频进行解码,得到所述解码后的待验证视频的视频解码IP;
用于对所述解码后的待验证视频进行缓存处理,并将所述解码后的待验证视频发送至所述ARM的DDR控制器。
优选的,还包括:
与所述DDR控制器相连,用于对所述DDR控制器提供存储空间的第二DDR。
优选的,还包括:
与所述ARM相连,用于存储启动和操作所述操作系统的目标文件的SD卡。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州浪潮智能科技有限公司,未经苏州浪潮智能科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910576183.4/2.html,转载请声明来源钻瓜专利网。