[发明专利]一种CMOS数据清除电路及计算机设备

权利要求书

1.一种CMOS数据清除电路，其特征在于，包括：

复位信号输出电路、第一延时模块、第二延时模块、嵌入式控制器、CMOS数据清除模块；

所述复位信号输出电路用于输出复位信号至所述第一延时模块；

所述第一延时模块包括第一开关、第一电阻、第二电阻、第一电容；

所述第一开关的第一端与所述复位信号输出电路连接，所述第一开关的第二端与第一电阻连接，所述第一开关的第三端接地；

所述第二电阻的一端与第一电源连接，所述第二电阻的另一端与第一节点连接，所述第一节点为所述第一电阻与所述第一电容之间的节点；

所述第一电容的一端与所述第一节点连接，所述第一电容的另一端接地；

所述第一节点分别与所述嵌入式控制器和所述第二延时模块连接；

所述第一延时模块用于接收到所述复位信号并延时第一预设时长后，发送重启信号至所述嵌入式控制器和所述第二延时模块，所述第一预设时长是根据所述第二电阻和所述第一电容确定的；

所述第二延时模块包括第二开关、第三电阻、第四电阻、第二电容；

所述第二开关的第一端与所述第一延时模块连接，所述第二开关的第二端与第三电阻连接，所述第二开关的第三端接地；

所述第四电阻的一端与第二电源连接，所述第四电阻的另一端与第二节点连接，所述第二节点为所述第三电阻与所述第二电容之间的节点；

所述第二电容的一端与所述第二节点连接，所述第二电容的另一端接地；

所述第二节点与所述CMOS数据清除模块连接；

所述第二延时模块用于接收到所述重启信号并延时第二预设时长后，发送清除信号至所述CMOS数据清除模块，所述第二预设时长是根据所述第四电阻和所述第二电容确定的；

所述CMOS数据清除模块用于在接收到所述清除信号时清除CMOS芯片中的数据。

2.如权利要求1所述的电路，其特征在于，所述复位信号输出电路包括复位键；

在所述复位键闭合时，所述复位信号输出电路输出复位信号，所述复位信号为低电平。

3.如权利要求1所述的电路，其特征在于，所述第二延时模块还包括第三电容；

所述第三电容的一端与所述第二开关的第一端连接，所述第三电容的另一端接地。

4.如权利要求1所述的电路，其特征在于，所述第一开关为第一MOS型场效应管，所述第一MOS型场效应管的栅极与所述复位信号输出电路连接，所述第一MOS型场效应管的漏极与第一电阻连接，所述第一MOS型场效应管的源极接地；

所述第二开关为第二MOS型场效应管，所述第二MOS型场效应管的栅极与所述第一延时模块连接，所述第二MOS型场效应管的漏极与第三电阻连接，所述第二MOS型场效应管的源极接地。

5.如权利要求1所述的电路，其特征在于，所述CMOS数据清除模块包括第三开关；

所述第三开关的第一端与所述第二延时模块连接，所述第三开关的第二端与CMOS芯片连接，所述第三开关的第三端接地。

6.如权利要求5所述的电路，其特征在于，所述第三开关为第三MOS型场效应管，所述第三MOS型场效应管的栅极与所述第二延时模块连接，所述第三MOS型场效应管的漏极与CMOS芯片连接，所述第三MOS型场效应管的源极接地。

7.一种计算机设备，其特征在于，包括：权利要求1-6任一所述的CMOS数据清除电路。