[发明专利]一种带虚拟UART的JTAG调试系统

说明书

本发明涉及芯片测试技术领域，特别涉及一种带虚拟UART的JTAG调试系统。所述一种带虚拟UART的JTAG调试系统，包括：PC端和SOC端，所述PC端通讯连接所述SOC端；所述PC端包括：gdb调试器、openocd和JTAG驱动；所述SOC端包括：JTAG控制器、CPU和总线矩阵；所述JTAG控制器包括：虚拟UART模块；所述虚拟UART模块通过总线接口连接总线矩阵。通过在JTAG控制器内设置虚拟UART模块，可实现UART数据输入输出功能，又无需实际的UART接口芯片引脚引出，在节约了引脚资源的同时，仍确保UART功能的实现。

技术领域

本发明涉及芯片测试技术领域，特别涉及一种带虚拟UART的JTAG调试系统。

背景技术

JTAG(Joint Test Action Group；联合测试工作组)是一种国际标准测试协议(IEEE 1149.1兼容)，主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议，如DSP、FPGA、SOC器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。

UART即通用异步收发传输器，简称串口，一般采用RS232标准。常用于中低速的通讯。

SOC芯片一般都会带有调试接口，典型的为JTAG接口和UART接口。通过JTAG调试接口，软件开发人员可以方便地控制芯片中CPU的运行，方便快捷地调试代码。通过UART接口，软件开发人员可以方便的查看程序运行过程中的打印信息，输入程序运行时所需的数据。

现有技术中，SOC芯片需要JTAG接口和UART接口两种调试接口，而两种接口都需要通过芯片引脚引出，浪费宝贵的引脚资源。

发明内容

为此，需要提供一种带虚拟UART的JTAG调试系统，用以解决现有SOC芯片需要JTAG接口和UART接口两种调试接口，而两种接口都需要通过芯片引脚引出，浪费引脚资源的问题。具体技术方案如下：

一种带虚拟UART的JTAG调试系统，包括：PC端和SOC端，所述PC端通讯连接所述SOC端；所述PC端包括：gdb调试器、openocd和JTAG驱动；所述SOC端包括：JTAG控制器、CPU和总线矩阵；所述JTAG控制器包括：虚拟UART模块；所述虚拟UART模块通过总线接口连接总线矩阵。

进一步的，所述JTAG控制器还包括：模块选择寄存器和DEBUG模块；所述模块选择寄存器用于：选择是对DEBUG模块还是虚拟UART模块进行操作；所述DEBUG模块连接CPU的DEBUG模块。

进一步的，所述虚拟UART模块包括：总线接口、数据寄存器A、读FIFO、写FIFO、数据寄存器B和JTAG逻辑；所述总线接口对接标准总线；所述数据寄存器A用于：供总线端访问；所述数据寄存器A还用于：总线端写数据至写FIFO，或从读FIFO读数据；所述数据寄存器B用于：供JTAG端访问；所述数据寄存器B还用于：JTAG端写数据至写FIFO，或从读FIFO读数据；所述JTAG逻辑用于：将JTAG接口信号转换成对数据寄存器B的读写访问。

进一步的，所述虚拟UART模块还包括：状态寄存器A和状态寄存器B；所述状态寄存器A或状态寄存器B用于：记录读FIFO和写FIFO的空满状态。

进一步的，所述PC端通过JTAG线和JTAG适配器连接所述SOC端。

本发明的有益效果是：通过在JTAG控制器内设置虚拟UART模块，可实现UART数据输入输出功能，又无需实际的UART接口芯片引脚引出，在节约了引脚资源的同时，仍确保JTAG调试系统原有的调试功能。

附图说明

图1为具体实施方式所述一种带虚拟UART的JTAG调试系统的模块示意图；

图2为具体实施方式所述JTAG控制器的示意图；