[发明专利]一种CPU链路速率配置方法、系统、设备及计算机介质

说明书

本申请公开了一种CPU链路速率配置方法、系统、设备及计算机介质，应用于多路服务器的BMC，获取目标链路速率值；将目标链路速率值配置至多路服务器的合作芯片组，以使合作芯片组按照目标链路速率值配置多路服务器的CPU间的通信；其中，多路服务器的CPU个数大于等于8。本申请提供的一种CPU链路速率配置方法、系统、设备及计算机可读存储介质，通过BMC将获取的目标链路速率值配置给合作芯片组，使得合作芯片组可以按照目标链路速率值配置CPU间的通信，也即可以通过更改BMC获取的目标链路速率值来更改CPU间的通信速率，从而可以使得CPU间的通信速率灵活多变，降低了CPU间的通信局限性。

技术领域

本申请涉及服务器技术领域，更具体地说，涉及一种CPU链路速率配置方法、系统、设备及计算机介质。

背景技术

随着用户对服务器性能的要求，多路服务器的应用越来越广泛，多路服务器指的是由多个CPU等组成的服务器，现有的多路服务器有4路服务器、8路服务器、16路服务器等；以8路服务器和16路服务器为例，这两类多路服务器在启动时，需要借助CC(Co-OperativeChipest，合作芯片组)来进行CPU间的通信，然而，CC只能以特定的链路速率来保障CPU间的通信，CPU间通信局限性大。

综上所述，如何降低CPU间通信局限性是目前本领域技术人员亟待解决的问题。

发明内容

本申请的目的是提供一种CPU链路速率配置方法，其能在一定程度上解决如何降低CPU间通信局限性的技术问题。本申请还提供了一种CPU链路速率配置方法、系统、设备及计算机介质。

为了实现上述目的，本申请提供如下技术方案：

一种CPU链路速率配置方法，应用于多路服务器的BMC，包括：

获取目标链路速率值；

将所述目标链路速率值配置至所述多路服务器的合作芯片组，以使所述合作芯片组按照所述目标链路速率值配置所述多路服务器的CPU间的通信；

其中，所述多路服务器的CPU个数大于等于8。

优选的，所述获取目标链路速率值，包括：

接收SMC传输的所述目标链路速率值。

优选的，所述接收SMC传输的所述目标链路速率值之前，还包括：

获取所述合作芯片组的可配置链路速率值；

发送所述可配置链路速率值至所述SMC，以使所述SMC在所述可配置链路速率值中确定出所述目标链路速率值。

优选的，所述将所述目标链路速率值配置至所述多路服务器的合作芯片组，包括：

判断所述多路服务器是否处于开机过程，若是，则执行将所述目标链路速率值配置至所述多路服务器的合作芯片组的步骤。

优选的，所述将所述目标链路速率值配置至所述多路服务器的合作芯片组之后，还包括：

获取所述CPU的实时链路速率值；

判断所述实时链路速率值是否与所述目标链路速率值一致，若否，则发出提示信息。

优选的，所述获取所述CPU的实时链路速率值，包括：

判断所述多路服务器是否完成开机，若是，则获取所述CPU的实时链路速率值。

优选的，所述获取目标链路速率值，包括：

获取所述目标链路速率值，所述目标链路速率值包括14Gb/s或7Gb/s或5.5Gb/s或1.75Gb/s。

一种CPU链路速率配置系统，应用于多路服务器的BMC，包括：