[发明专利]同步故障注入的故障攻击防护在审
申请号: | 201910508552.6 | 申请日: | 2019-06-12 |
公开(公告)号: | CN110598484A | 公开(公告)日: | 2019-12-20 |
发明(设计)人: | 斯特凡·多尔;马库斯·雷格纳;桑迪普·贾殷 | 申请(专利权)人: | 恩智浦有限公司 |
主分类号: | G06F21/72 | 分类号: | G06F21/72 |
代理公司: | 11021 中科专利商标代理有限责任公司 | 代理人: | 倪斌 |
地址: | 荷兰埃因霍温高科*** | 国省代码: | 荷兰;NL |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 延迟输出 延迟 配置 安全电路 延迟电路 匹配 故障攻击 接收输入 同步故障 输出 比较器 电路 防护 | ||
1.一种电路,其特征在于,包括:
第一安全电路,其被配置成接收输入并产生第一输出;
第一延迟电路,其被配置成接收所述第一输出并产生延迟时间N的第一延迟输出;
第二延迟电路,其被配置成接收所述输入并产生延迟时间N的延迟输入;
第二安全电路,其被配置成接收所述延迟输入并产生第二延迟输出;以及
比较器,其被配置成比较所述第一延迟输出与所述第二延迟输出并产生结果,其中当所述第一延迟输出匹配所述第二延迟输出时所述结果是所述第一延迟输出或所述第二延迟输出中的一个,且当所述第一延迟输出不匹配所述第二延迟输出时所述结果是误差值。
2.根据权利要求1所述的电路,其特征在于,所述N值是随机选择的。
3.根据权利要求1所述的电路,其特征在于,所述N值周期性地改变。
4.根据权利要求1所述的电路,其特征在于,进一步包括:
第三延迟电路,其被配置成接收所述结果并产生延迟时间M的延迟结果。
5.根据权利要求4所述的电路,其特征在于,所述N值是随机选择的,且所述值M=x-N,其中x是恒定总延迟值。
6.根据权利要求5所述的电路,其特征在于,所述N和M值周期性地改变。
7.一种由电路安全地产生输出的方法,其特征在于,包括:
由第一安全电路接收输入并产生第一输出;
由第一延迟电路接收所述输出并产生延迟时间N的第一延迟输出;
由第二延迟电路接收所述输入并产生延迟时间N的延迟输入;
由第二安全电路接收所述延迟输入并产生第二延迟输出;以及
由比较器比较所述第一延迟输出与所述第二延迟输出并产生结果,其中当所述第一延迟输出匹配所述第二延迟输出时所述结果是所述第一延迟输出或所述第二延迟输出中的一个,且当所述第一延迟输出不匹配所述第二延迟输出时所述结果是误差值。
8.根据权利要求7所述的方法,其特征在于,所述N值是随机选择的。
9.根据权利要求7所述的方法,其特征在于,所述N值周期性地改变。
10.一种电路,其特征在于,包括:
第一延迟电路,其被配置成接收输入并产生延迟时间a·N的第一延迟输入,其中N是时间延迟且a是从0到n的标量值;
第二延迟电路,其被配置成接收所述输入并产生延迟时间b·N的第二延迟输入,其中b是从0到n的标量值;
第三延迟电路,其被配置成接收所述输入并产生延迟时间c·N的第三延迟输入,其中c是从0到n的标量值;
第一安全电路,其被配置成接收所述第一延迟输入并产生第一延迟输出;
第二安全电路,其被配置成接收所述第二延迟输入并产生第二延迟输出;
第三安全电路,其被配置成接收所述第三延迟输入并产生第三延迟输出;
第四延迟电路,其被配置成接收所述第一延迟输出并产生延迟时间(n-a)·N的第四延迟输出;
第五延迟电路,其被配置成接收所述第二延迟输出并产生延迟时间(n-b)·N的第五延迟输出;
第六延迟电路,其被配置成接收所述第三延迟输出并产生延迟时间(n-c)·N的第六延迟输出;以及
比较器,其被配置成比较所述第四延迟输出、所述第五延迟输出和第六延迟输出,并产生结果,其中当所述第四延迟输出、所述第五延迟输出和第六延迟输出均彼此相等时所述结果是所述第四延迟输出、所述第五延迟输出或所述第二延迟输出中的一个,否则所述结果是误差值。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于恩智浦有限公司,未经恩智浦有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910508552.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种高可靠性计算机信息安全处理装置
- 下一篇:数据加密存储装置及方法