[发明专利]一种显示装置的关机控制电路及显示装置

说明书

本发明公开了一种显示装置的关机控制电路及显示装置，涉及显示技术领域；其中关机控制电路包括：连接信号输入端的节点控制模块、连接信号输入端的第一放电模块以及连接信号输出端的第二放电模块，信号输入端接收第一栅极开启信号，显示装置关机后第一阶段内第一栅极开启信号下降的速度慢于第二阶段内下降的速度；显示面板内电平转换器根据第一栅极开启信号输出时钟信号，在第一阶段内时钟信号的电压下降速度较慢，使像素区域的电荷得到充分释放，在第二阶段内时钟信号的电压下降速度较快，使得栅极驱动电路内的残留电荷得到释放。

技术领域

本发明涉及显示技术领域，尤其涉及一种显示装置的关机控制电路及显示装置。

背景技术

显示装置的驱动电路主要包括两大部分：源极驱动电路与栅极驱动电路。内嵌式栅极驱动电路（GDM电路）技术现常用于实现窄边框或无边框显示，GDM电路运用显示面板的原有制程，将栅极扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接栅极驱动IC完成栅极扫描线的驱动。

图1所示是现有的内嵌式栅极驱动电路驱动像素单元的结构示意图，图中仅示出了内嵌式栅极驱动电路内的一个栅极驱动单元电路及对应的一行像素单元，栅极驱动单元电路包括薄膜晶体管M11、M12、M13，并向对应的一行像素单元输出扫描信号Gn。

显示面板关机时，一方面：栅极驱动电路需要输出高电位的扫描信号Gn，使像素单元内的薄膜晶体管打开，清除像素区域内的电荷；另一方面，清空信号CLR控制薄膜晶体管M12、M13打开，清空栅极驱动电路内部节点（如上拉控制节点netAn）的电荷。因此，为完成像素区域和栅极驱动电路的关机放电动作，对时钟信号CKm和清空信号CLR的断电时序有一定要求。以极端最差情况下，各薄膜晶体管的阈值电压V_th=5V为例，薄膜晶体管开启的必要条件是V_g-V_s ≥ V_th。对于像素单元内的薄膜晶体管，其源极电压V_s1=0，薄膜晶体管打开所需的扫描信号最小电位V_{g_min}=V_th+V_s1=5V。对于栅极驱动电路内的薄膜晶体管，薄膜晶体管M13的源极电压V_s2=V_{g_min}=5V，因此M13打开所需的清空信号最小电位V_{clr_min}=V_th+V_{g_min}=10V；进行栅极驱动电路内部电荷清空时，薄膜晶体管M13的源极电压V_s2=VSS(恒压低电平)=0V，因此，完成栅极驱动电路内电荷清空所需的清空信号最小电位V_{clr_min}=V_th+VSS=5V。

因此要求：1、关机瞬间清空信号CLR、时钟信号CKm、恒压低电平VSS必须要大于10V；2、当时钟信号CKm和恒压低电平VSS完成放电达到0V时，清空信号CLR需至少5V以控制薄膜晶体管M13和M12的打开。CLR、CKm、VSS理想的断电时序如图2所示。

时钟信号CKm的放电速度由第一栅极开启信号VGH1的断电时序控制，现有的实际电路中，由于第一栅极开启信号VGH1断电时序下降较慢，导致时钟信号CKm放电到地电平GND(通常记GND=0V)很慢。在时钟信号CKm为地电平GND时，清空信号CLR的电位已低于5V，不足以打开栅极驱动电路内的薄膜晶体管以清除电荷。

发明内容

本发明提供了一种显示装置的关机控制电路及显示装置，控制第一栅极开启信号的断电时序分为先慢后快两个阶段，进而控制时钟信号的断电时序分为先慢后快两个阶段，改善内嵌式栅极驱动电路的关机电荷残留问题。

本发明提供的技术方案如下：