[发明专利]一种基于关键路径复制的电路最高工作频率测试方法

权利要求书

1.一种基于关键路径复制的电路最高工作频率测试方法，其特征在于，具体步骤如下：

步骤1，利用EDA工具对目标系统进行静态时序分析，得到关键路径上标准单元的延迟和连接信息；

步骤2，对关键路径的标准单元的延迟和连接信息进行完整复制，然后调整单元间导线电容使其大于原路径中的导线电容，确保复制的时序路径的延迟不小于原路径延迟；

步骤3，将复制得到的时序路径进行信号钳位，标出关键路径的输入端口，将除关键路径的输入端口外的其他端口进行钳位；

步骤4，将步骤3中进行信号钳位后的时序路径进行高低频率测试：

使用此方法对电路的最高工作频率进行测试时，首先给电路输入一个较低频率的时钟信号，此时电路中关键路径和复制时序路径都工作正常，CK为时钟信号，CKDF为时钟二分频信号，OUT为复制时序路径的输出信号，REQ为延迟相位检查信号，D1为复制时序路径延迟时间，D1在电路设计完成之后，其数值就已经固定；由于在复制时序路径时，其导线电容大于原关键路径导线电容，故原关键路径的延迟时间会大于D1；当电路工作在较低的时钟频率时，比较CKDF信号上升沿和REQ信号下降沿的相位差，两者相位差大于时钟周期T，证明原关键路径和复制时序路径都工作正常，时钟周期T大于D1，数据可以在一个时钟周期内通过原关键路径；

随后逐渐提高时钟频率，检查CKDF信号上升沿和REQ信号下降沿的相位差；当两者相位差等于时钟周期T时，复制时序路径的输入信号CKDF已经无法在一个时钟周期内完成数据的传输，延迟时间D1大于时钟周期T，证明该工作频率下，复制时序路径已经无法正常工作；由于复制关键路径时，所复制的时序路径的延迟会大于原关键路径延迟，所以原电路在该频率下可以正常工作；而此时的时钟频率又是电路关键路径正常工作的临界频率，由此便可以测出电路整体的最高工作频率。