[发明专利]一种低功耗边界扫描测试方法

说明书

一种低功耗边界扫描测试方法，属于SOC边界扫描测试领域，本发明为解决现有的低功耗边界扫描测试方法以牺牲故障覆盖率为代价，影响测试结果的问题。本发明方法为：SOC上的每个芯片的输出端接入BSLC扫描单元，n个BSLC扫描单元中相邻两边界扫描单元的SI端和SO端依次相连，串联构成输入边界扫描链，用于向功能路径发送测试激励；每个芯片的输入端接入BSCC扫描单元，m个BSCC扫描单元中相邻两边界扫描单元的SI端和SO端依次相连，串联构成输出边界扫描链，用于捕获和移出测试响应。每一位测试数据移入时，整个扫描链上触发器的状态转换不超过两次，大大减少了测试功耗。

技术领域

本发明属于SOC边界扫描测试领域，具体涉及一种低功耗的边界扫描单元结构。

背景技术

集成电路的深亚微米和纳米工艺技术的出现，实现了一套功能完整的电路系统集成至一块芯片上，这就构成了基于IP核复用的片上系统(System On a Chip,SOC)。目前，SOC凭借性能高、体积小、开发周期短等诸多优势，已经被广泛应用至航空航天、军用电子系统、互联网络、多媒体系统等领域。

SOC中集成了数目庞大的不同功能的模块或IP核，随着电路复杂度和运行速度的不断提高，以及晶体管特征尺寸的不断缩小，芯片中可能发生的故障急剧增加，测试复杂度和难度也不断提高。SOC设计是基于核的设计，对其测试除了涉及到的对每个核的测试，还有对核之间的互连测试。然而由于互连线集成在电路板内，我们无法直接对它们进行控制和观测，需要借助芯片的可测性设计。

目前，IEEE 1149.1标准测试接口和边界扫描结构在多芯片模块的互连线测试中应用最为广泛。IEEE 1149.1在芯片的I/O端口插入边界扫描单元，并将它们串行连接起来，在TAP控制器标准状态机的控制下，实现边界扫描测试。整个测试仅需5个引脚作为外部连接，接口对于所有设备都是标准化的。然而，随着集成电路的发展，SOC内部互连线密度越来越高，仅采用IEEE 1149.1的结构并不足以快速有效地完板级互连线测试，大量的芯片I/O端口使得测试数据串行移位消耗的时间过长，更重要的是，这种移位式的测试数据输入输出方法会引入过多不必要的扫描单元状态切换，大大增加了测试功耗；而且，传统的IEEE1149.1无法完成全速测试。现有的低功耗边界扫描测试方法几乎都是通过压缩测试向量实现的，这种方式以牺牲故障覆盖率为代价，会影响测试结果。

发明内容

本发明目的是为了解决现有的低功耗边界扫描测试方法以牺牲故障覆盖率为代价，影响测试结果的问题，提供了一种低功耗边界扫描测试方法。

本发明所述一种低功耗边界扫描测试方法为：SOC上的每个芯片的输出端接入BSLC扫描单元，n个BSLC扫描单元中相邻两边界扫描单元的SI端和SO端依次相连，串联构成输入边界扫描链，用于向功能路径发送测试激励；每个芯片的输入端接入BSCC扫描单元，m个BSCC扫描单元中相邻两边界扫描单元的SI端和SO端依次相连，串联构成输出边界扫描链，用于捕获和移出测试响应。

优选地，输入边界扫描链和输出边界扫描链并行扫描移位工作，扫描测试包括非延迟测试模式和延迟测试模式两种模式，非延迟测试模式时扫描单元的Delay_enable信号为1，延时模式时扫描单元的Delay_enable信号为0。

优选地，在非延迟测试模式时，输入边界扫描链向功能路径发送测试激励的过程为：

在移位阶段，测试向量SI_LC按位依次移入输入边界扫描链，每个测试时钟周期内，所述输入边界扫描链中只有一个BSLC扫描单元的时钟可以被触发，从而接收测试向量，n个BSLC扫描单元从第1个至第n个依次完成测试向量接收，其他已完成移位操作的BSLC扫描单元均处于旁路模式，未完成移位操作的BSLC扫描单元中的触发器不能被触发；

直到测试移位操作完成后进入更新阶段，输入边界扫描链中的测试向量通过BSLC扫描单元的PO端发射到功能路径上，完成向功能路径发送测试激励的操作；