[发明专利]像素电路

权利要求书

1.一种像素电路，其特征在于，包含：

一写入电路，电性耦接至一数据线、一第一节点以及一第二节点，用以接收一扫描信号以及一数据电压；

一发光二极管，电性耦接至该第二节点，用以接收一第一电压；

一驱动电路，电性耦接至该第一节点以及该第二节点并用以接收一第二电压；以及

一补偿电路，电性耦接至该写入电路及一接地端，用以接收一控制信号、该第一电压以及一参考电压，并将一补偿电压输出至该写入电路；

其中，该补偿电路包含：

一第四晶体管，具有一第一端、一第二端以及一第一控制端，该第一端用以接收该第一电压，该第一控制端电性耦接至该控制信号；

一第五晶体管，具有一第三端、一第四端以及一第二控制端，该第三端电性耦接至该接地端，该第四端电性耦接至该第二端，该第二控制端用以接收该参考电压；

一第二电容，具有一第五端以及一第六端，该第五端电性耦接至该第二端及该第四端，该第六端电性耦接至该接地端；以及

一运算放大器，具有一第一输入端、一第二输入端以及一输出端，该第一输入端电性耦接至该第二端、该第四端及该第五端，该第二输入端电性耦接至该输出端，该输出端电性耦接至该写入电路，用以输出该补偿电压。

2.如权利要求1所述的像素电路，其特征在于，该写入电路包含：

一第一晶体管，具有一第一端、一第二端以及一第一控制端，该第一端电性耦接至该数据线，该第二端电性耦接至该第一节点，该第一控制端电性耦接至该扫描信号；以及

一第二晶体管，具有一第三端、一第四端以及一第二控制端，该第三端电性耦接至该第二节点，该第四端电性耦接至该补偿电路，该第二控制端电性耦接至该扫描信号。

3.如权利要求1所述的像素电路，其特征在于，该驱动电路包含：

一第三晶体管，具有一第一端、一第二端以及一控制端，该第一端用以接收该第二电压，该第二端电性耦接至该第二节点，该控制端电性耦接至该第一节点；以及

一第一电容，具有一第三端以及一第四端，该第三端电性耦接至该第一节点，该第四端电性耦接至该第二节点。

4.如权利要求1所述的像素电路，其特征在于，在重置阶段内该控制信号为一第一电平，该扫描信号为一第四电平，在补偿阶段内该控制信号为一第二电平，该扫描信号为该第四电平，在数据输入阶段内该控制信号为该第二电平，该扫描信号为一第三电平，在发光阶段内该控制信号为该第二电平，该扫描信号为该第四电平。

5.一种像素电路，其特征在于，包含：

一写入电路，电性耦接至一数据线以及一第一节点，用以接收一扫描信号；

一驱动电路，电性耦接至该第一节点以及一第二节点，用以接收一第一电压；

一发光二极管，电性耦接至该驱动电路并用以接收一第二电压；以及

一补偿电路，电性耦接至该写入电路及一接地端，用以接收一控制信号以及该第一电压，并将一补偿电压输出至该写入电路；

其中，该补偿电路包含：

一第三晶体管，具有一第一端、一第二端以及一第一控制端，该第一端电性耦接至该接地端，该第一控制端电性耦接至该控制信号；

一第四晶体管，具有一第三端、一第四端以及一第二控制端，该第三端用以接收该第一电压，该第四端电性耦接至该第二端，该第二控制端电性耦接至该第四端；

一第二电容，具有一第五端以及一第六端，该第五端电性耦接至该第二端及该第四端，该第六端电性耦接至该接地端；以及

一加法器，电性耦接至该第二电容以及该写入电路，用以根据一数据电压输出该补偿电压。

6.如权利要求5所述的像素电路，其特征在于，该写入电路包含：

一第一晶体管，具有一第一端、一第二端以及一控制端，该第一端电性耦接至该数据线，该第二端电性耦接至该第一节点，该控制端电性耦接至该扫描信号。