[发明专利]一种GOA电路、显示面板及显示装置

权利要求书

1.一种GOA电路，其特征在于，其中GOA电路包括m个级联的GOA单元，第n级GOA单元包括：

上拉控制模块，用于上拉第一节点的电位；其包括：

控制单元，包括控制薄膜晶体管；所述控制薄膜晶体管的漏极与所述第一节点连接，所述上拉薄膜晶体管的源极接入第n-1级扫描信号；

稳压单元，用于消除所述控制薄膜晶体管的阈值电压对所述第一节点电位的影响；所述稳压单元与所述控制薄膜晶体管的栅极连接；

上拉模块，用于上拉输出端的电位；

下拉模块，用于下拉所述第一节点以及所述输出端的电位；

下拉维持模块，用于当所述第一节点为低电位时，维持所述第一节点的电位，其中m≥n≥1。

2.根据权利要求1所述的GOA电路，其特征在于，

所述稳压单元包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管以及第六薄膜晶体管；

所述第一薄膜晶体管的栅极接入第二时钟信号，所述第一薄膜晶体管的源极接入低电位信号，所述第一薄膜晶体管的漏极与第二节点连接；

所述第二薄膜晶体管的栅极接入第三时钟信号，所述第二薄膜晶体管的源极接入高电位信号，所述第二薄膜晶体管的漏极与所述第二节点连接；

所述第三薄膜晶体管的栅极接入第n-2级扫描信号，所述第三薄膜晶体管的源极与所述第二节点连接，所述第三薄膜晶体管的漏极与第三节点连接；

所述第四薄膜晶体管的栅极与所述第二节点连接，所述第四薄膜晶体管的漏极与所述第三节点连接；

所述第五薄膜晶体管的栅极接入第n级扫描信号，所述第五薄膜晶体管的漏极与所述第三节点连接，所述第五薄膜晶体管的源极接入所述低电位信号；

所述第六薄膜晶体管的栅极接入第四时钟信号，所述第六薄膜晶体管的漏极与所述第四薄膜晶体管的漏极连接，所述第六薄膜晶体管的源极接入低电位信号。

3.根据权利要求2所述的GOA电路，其特征在于，

所述稳压单元还包括第一电容，所述第一电容的一端与所述第二节点连接，所述第一电容的另一端与接入第一时钟信号。

4.根据权利要求1所述的GOA电路，其特征在于，

所述上拉模块包括第七薄膜晶体管，所述第七薄膜晶体管的源极接入第二时钟信号；所述第七薄膜晶体管的漏极与所述输出端连接。

5.根据权利要求1所述的GOA电路，其特征在于，

所述下拉模块还包括第八薄膜晶体管；

所述第八薄膜晶体管的栅极接入第n+1级扫描信号，所述第八薄膜晶体管的源极接入所述低电位信号；所述第八薄膜晶体管的漏极与所述输出端连接。

6.根据权利要求1所述的GOA电路，其特征在于，

所述下拉维持模块包括第一下拉单元；

所述第一下拉单元包括第九薄膜晶体管以及第十薄膜晶体管；

所述第九薄膜晶体管的栅极和所述第十薄膜晶体管的栅极均与第四节点连接、所述第九薄膜晶体管的源极以及第十薄膜晶体管的源极均接入所述低电位信号，所述第九薄膜晶体管的漏极与所述输出端连接，所述第十薄膜晶体管的漏极与所述第一节点连接。

7.根据权利要求6所述的GOA电路，其特征在于，

所述下拉维持模块还包括第二下拉单元；

所述第二下拉单元包括第十一薄膜晶体管、第十二薄膜晶体管、第十三薄膜晶体管以及第十四薄膜晶体管；

所述第十一薄膜晶体管的栅极和源极均接入高电平信号，所述第十一薄膜晶体管的漏极与所述第四节点连接；

所述第十二薄膜晶体管的栅极与所述第一节点连接；所述第十二薄膜晶体管的源极接入低电平信号；所述第十二薄膜晶体管的漏极与所述第四节点连接；

所述第十三薄膜晶体管的栅极与所述第十一薄膜晶体管的漏极连接，所述第十三薄膜晶体管的源极接入高电平信号；

所述第十四薄膜晶体管的栅极与所述第一节点连接，所述第十四薄膜晶体管的源极接入所述低电平信号，所述第十四薄膜晶体管的漏极与所述第四节点连接。