[发明专利]GOA电路及显示面板

权利要求书

1.一种GOA电路，其特征在于，包括多个级联的GOA单元，第N级所述GOA单元包括上拉控制模块、上拉模块、下传模块、下拉模块、下拉维持模块以及自举电容模块；所述上拉控制模块分别与所述下传模块以及所述下拉维持模块连接于Q点，所述自举电容的一端分别与所述下传模块以及所述上拉模块连接，所述下拉模块分别与所述下传模块以及本级的扫描信号输出端连接，所述上拉模块分别与第二时钟信号线以及本级的扫描线连接；

所述上拉控制模块包括第一双栅极MOS管，所述第一双栅极MOS管的漏极与第N-1级GOA单元的扫描信号输出端连接，所述第一双栅极MOS管的源极与所述Q点连接，所述第一双栅极MOS管的顶栅极与第N-1级的下传模块的输出端连接，所述第一双栅极MOS管的底栅极与第一时钟信号线连接；

所述下拉维持模块包括第二双栅极MOS管、第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管以及第六薄膜晶体管；

所述第二双栅极MOS管的漏极与所述Q点连接，所述第二双栅极MOS管的源极与低电压信号线连接，第一薄膜晶体管的栅极、第二薄膜晶体管的栅极、第五薄膜晶体管的漏极以及第六薄膜晶体管的源极连接于QB点；所述第二双栅极MOS管底栅极与第四时钟信号线连接；所述第二薄膜晶体管的漏极与所述下传模块的输出端以及所述自举电容模块连接；

所述第三薄膜晶体管的漏极与所述第四薄膜晶体管的源极及所述第六薄膜晶体管的栅极连接，所述第四薄膜晶体管的漏极与栅极分别连接并与高电压信号线连接，第六薄膜晶体管的栅极、第四薄膜晶体管的源极以及第三薄膜晶体管的漏极连接；第三薄膜晶体管的栅极以及第五薄膜晶体管的栅极与所述Q点链接；所述第一薄膜晶体管、第二薄膜晶体管的源极、第三薄膜晶体管以及第五薄膜晶体管的源极与所述低电压信号线连接。

2.根据权利要求1所述的GOA电路，其特征在于，所述自举电容模块包括自举电容。

3.根据权利要求1所述的GOA电路，其特征在于，所述下传模块包括第七薄膜晶体管，所述第七薄膜晶体管的栅极与所述Q点连接，所述第七薄膜晶体管的漏极与第二时钟信号线连接，所述第七薄膜晶体管的源极作为所述下传模块的输出端。

4.根据权利要求3所述的GOA电路，其特征在于，所述上拉模块包括第八薄膜晶体管，所述第八薄膜晶体管的栅极与所述Q点连接，所述第八薄膜晶体管的漏极与所述第二时钟信号线连接，所述第八薄膜晶体管的源极与本级扫描信号输出端连接。

5.根据权利要求1所述的GOA电路，其特征在于，所述下拉模块包括第九薄膜晶体管，所述第九薄膜晶体管的栅极与第N+2级的下传模块的输出端连接，所述第九薄膜晶体管的漏极与本级扫描信号输出端连接，所述第九薄膜晶体管的源极与所述低电压信号线连接。

6.根据权利要求1所述的GOA电路，其特征在于，所述第一时钟信号、所述第二时钟信号以及所述第四时钟信号的信号周期均为4t1，第一时钟信号、所述第二时钟信号以及所述第四时钟信号的信号的脉冲宽度均为t1；

所述第一时钟信号比所述第二时钟信号早一个t1时间，所述第二时钟信号比所述第四时钟信号早两个t1时间。

7.根据权利要求6所述的GOA电路，其特征在于，当第N-1级的扫描信号的电位升为高电平时，所述高电压信号线从所述第一双栅极MOS管的漏极写入且此时第一时钟信号为高电位、第四时钟信号为低电位；当所述Q点处于维持阶段时，所述第一时钟信号以及所述第四时钟信号的电压均为低电压。

8.根据权利要求1所述的GOA电路，其特征在于，所述第一双栅极MOS管以及所述第二双栅极MOS管均为薄膜晶体管。

9.一种显示面板，其特征在于，包括如权利要求1-8任一项所述的GOA电路。