[发明专利]支持SPI通信的电平转换电路及电平转换方法

权利要求书

1.一种支持SPI通信的电平转换电路，其特征在于，包括：MCU微控制单元、DSP数字信号处理单元、EEPROM电子抹除式可复写只读存储器、上拉电阻和下拉电阻；

所述MCU微控制单元的SPI接口与所述DSP数字信号处理单元的SPI接口连接，所述DSP数字信号处理单元的SPI接口与所述EEPROM电子抹除式可复写只读存储器的SPI接口连接，所述MCU微控制单元的SPI接口还与所述EEPROM电子抹除式可复写只读存储器的SPI接口连接，所述MCU微控制单元的GPIO接口与所述DSP数字信号处理单元连接；

所述MCU微控制单元用于通过控制所述GPIO接口输出的电平状态选择通信链路，其中，若所述电平状态为高电平，则所述DSP数字信号处理单元与所述EEPROM电子抹除式可复写只读存储器之间通信；若所述电平状态为低电平，则所述MCU微控制单元与所述EEPROM电子抹除式可复写只读存储器之间通信；

所述MCU微控制单元的SPI接口与所述DSP数字信号处理单元的SPI接口之间的每根连接线分别与所述上拉电阻的一端、所述下拉电阻的一端连接，所述上拉电阻的另一端与外部电源连接，所述下拉电阻的另一端接地，其中，所述上拉电阻和所述下拉电阻用于在进行所述通信链路的选择时，进行所述MCU微控制单元与所述DSP数字信号处理单元之间的电平转换。

2.根据权利要求1所述的电路，其特征在于，所述上拉电阻的阻值和所述下拉电阻的阻值之间的比例为0.6至0.64之间的任一值。

3.根据权利要求1所述的电路，其特征在于，所述上拉电阻的数量为多个，所述下拉电阻的数量为多个。

4.根据权利要求1所述的电路，其特征在于，所述MCU微控制单元的SPI接口包括：第一串行时钟接口、第一片选接口、第一主数据输入接口和第一主数据输出接口；

所述DSP数字信号处理单元的SPI接口包括：第二串行时钟接口、第二片选接口、第二主数据输入接口和第二主数据输出接口；

所述EEPROM电子抹除式可复写只读存储器的SPI接口包括：第三串行时钟接口、第三片选接口、第三主数据输入接口和第三主数据输出接口；

其中，所述第一串行时钟接口和所述第二串行时钟接口连接，所述第一片选接口和所述第二片选接口连接，所述第一主数据输入接口和所述第二主数据输入接口连接，所述第一主数据输出接口和所述第二主数据输出接口连接；

所述第二串行时钟接口和所述第三串行时钟接口连接，所述第二片选接口和所述第三片选接口连接，所述第二主数据输入接口和所述第三主数据输入接口连接，所述第二主数据输出接口和所述第三主数据输出接口连接。

5.根据权利要求4所述的电路，其特征在于，所述上拉电阻包括：第一上拉电阻、第二上拉电阻、第三上拉电阻和第四上拉电阻；所述下拉电阻包括：第一下拉电阻、第二下拉电阻、第三下拉电阻和第四下拉电阻；

所述第一串行时钟接口和所述第二串行时钟接口之间的连接线分别与所述第一上拉电阻的一端、所述第一下拉电阻的一端连接；所述第一上拉电阻的另一端与所述外部电源连接，所述第一下拉电阻的另一端接地；

所述第一片选接口和所述第二片选接口之间的连接线分别与所述第二上拉电阻的一端、所述第二下拉电阻的一端连接；所述第二上拉电阻的另一端与所述外部电源连接，所述第二下拉电阻的另一端接地；

所述第一主数据输入接口和所述第二主数据输入接口之间的连接线分别与所述第三上拉电阻的一端、所述第三下拉电阻的一端连接；所述第三上拉电阻的另一端与所述外部电源连接，所述第三下拉电阻的另一端接地；

所述第一主数据输出接口和所述第二主数据输出接口之间的连接线分别与所述第四上拉电阻的一端、所述第四下拉电阻的一端连接；所述第四上拉电阻的另一端与所述外部电源连接，所述第四下拉电阻的另一端接地。