[发明专利]一种串行外设接口电路、显示面板及驱动方法

说明书

本申请公开了一种串行外设接口电路、显示面板及驱动方法。该串行外设接口电路提供两组栅线控制子电路，分别实现从不同方向将数据写入像素组。本实施例提供的方案，通过不同顺序将数据写入像素行中的像素组，从而使得延迟效果进行抵消，提高了显示品质。

技术领域

本申请涉及显示技术，尤指一种串行外设接口电路、显示面板及驱动方法。

背景技术

目前穿戴式产品日益流行，对于分辨率不高的产品，为提高和系统的兼容性，一般采用SPI(Serial Peripheral Interface，串行外设接口)电路。将SPI电路制作于显示面板上(比如通过LTPS(Low Temperature Poly-Silicon，低温多晶硅)工艺制作)，可节省IC(Integrated Circuit，集成电路)成本，提高系统兼容性，减小边框，目前被广泛采用。相关技术中的集成了SPI电路的显示面板存在显示不均问题，有必要进行改进。

发明内容

本发明至少一实施例提供了一种串行外设接口电路、显示面板及驱动方法，提高显示品质。

为了达到本发明目的，本发明至少一实施例提供了一种串行外设接口电路，包括：第一栅线控制子电路、第二栅线控制子电路、第一移位寄存器、包括多个第二移位寄存器的移位寄存器组、包括多个锁存器的锁存器组，其中，所述第一栅线控制子电路连接显示区域中部分像素行中的像素组，所述第二栅线控制子电路连接显示区域中其余像素行中的像素组，所述锁存器与所述第二移位寄存器一一对应，所述锁存器与像素行的像素组一一对应，其中：

所述第一栅线控制子电路用于，根据第一移位寄存器写入的数据控制对应的像素行的开启，并在开启像素行后，产生第一开启信号至所述移位寄存器组开启所述移位寄存器组；

所述第二栅线控制子电路用于，根据第一移位寄存器写入的数据控制对应的像素行的开启，并在开启像素行后，产生第二开启信号至所述移位寄存器组开启所述移位寄存器组；

所述移位寄存器组用于，在第一时钟信号和第一开启信号的控制下，控制所述多个第二移位寄存器按第一顺序依次产生第二时钟信号，输出到对应的锁存器；以及，在所述第一时钟信号和第二开启信号的控制下，控制所述多个第二移位寄存器按第二顺序依次产生第二时钟信号，输出到对应的锁存器，其中，所述第二顺序不同于第一顺序；

所述第一移位寄存器用于，在第一时钟信号控制下，将数据写入第一栅线控制子电路和第二栅线控制子电路，以及，在第二时钟信号的控制下，依次将数据写入所述锁存器组的多个锁存器；

所述锁存器组用于，在第二时钟信号的控制下，依次将锁存器中的数据写入已开启的像素行中对应的像素组。

在一实施例中，所述第一栅线控制子电路包括相连的第一锁存器和第一解码器，所述第一解码器连接所述显示区域中部分像素行中的像素组；

所述第一移位寄存器将数据写入第一栅线控制子电路包括：所述第一移位寄存器将数据写入所述第一锁存器；

所述第一锁存器用于，在所述第一移位寄存器将数据写入所述第一锁存器后，产生所述第一开启信号；

所述第一解码器用于，解码所述第一锁存器中的数据，根据所解码的数据控制对应的像素行的开启。

在一实施例中，所述第二栅线控制子电路包括彼此相连的第二锁存器和第二解码器，所述第二解码器连接显示区域中其余像素行中的像素组，其中，

所述第一移位寄存器将数据写入第二栅线控制子电路包括：所述第一移位寄存器将数据写入所述第二锁存器；

所述第二锁存器用于，在所述第一移位寄存器将数据写入所述第二锁存器后，产生所述第二开启信号；

所述第二解码器用于，解码所述第二锁存器中的数据，根据所解码的数据控制对应的像素行的开启。