[发明专利]像素驱动电路及显示面板

权利要求书

1.一种像素驱动电路，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第一电容、第二电容、第三电容以及发光器件；

所述第一晶体管的栅极电性连接于第一节点，所述第一晶体管的源极电性连接于第二节点，所述第一晶体管的漏极电性连接于第三节点；

所述第二晶体管的栅极电性连接于第一控制信号，所述第二晶体管的源极电性连接于所述第二节点，所述第二晶体管的漏极电性连接于所述第三节点；

所述第三晶体管的栅极电性连接于第四节点，所述第三晶体管的源极电性连接于第一电源信号，所述第三晶体管的漏极电性连接于所述第二节点；

所述第四晶体管的栅极电性连接于第二控制信号，所述第四晶体管的源极电性连接于所述第一电源信号，所述第四晶体管的漏极电性连接于所述第四节点；

所述第五晶体管的栅极电性连接于所述第一控制信号，所述第五晶体管的源极电性连接于所述第一节点，所述第五晶体管的漏极电性连接于所述第三节点；

所述第六晶体管的栅极电性连接于第三控制信号，所述第六晶体管的源极电性连接于数据信号，所述第六晶体管的漏极电性连接于所述第一节点；

所述第七晶体管的栅极电性连接于第四控制信号，所述第七晶体管的源极电性连接于参考信号，所述第七晶体管的漏极电性连接于所述第三节点；

所述第一电容的第一端电性连接于所述第二节点，所述第一电容的第二端电性连接于所述第四节点；

所述第二电容的第一端电性连接于所述第一节点，所述第二电容的第二端电性连接于所述第三节点；

所述第三电容的第一端电性连接于所述第三节点，所述第三电容的第二端电性连接于第二电源信号；

所述发光器件的阳极端电性连接于所述第三节点，所述发光器件的阴极端电性连接于所述第二电源信号。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一控制信号、所述第二控制信号、所述第三控制信号以及所述第四控制信号相组合先后对应于初始化阶段、阈值电压探测阶段、数据信号输入阶段、编程阶段以及发光阶段；其中，所述数据信号包括参考电位和显示电位，在所述初始化阶段和所述阈值电压探测阶段，所述数据信号的电位为所述参考电位；在所述数据信号输入阶段，所述数据信号的电位为所述显示电位。

3.根据权利要求2所述的像素驱动电路，其特征在于，在所述初始化阶段，所述第一控制信号为低电位，所述第二控制信号为高电位，所述第三控制信号为高电位，所述第四控制信号为高电位。

4.根据权利要求2所述的像素驱动电路，其特征在于，在所述阈值电压探测阶段，所述第一控制信号为低电位，所述第二控制信号为高电位，所述第三控制信号为高电位，所述第四控制信号为低电位。

5.根据权利要求2所述的像素驱动电路，其特征在于，在所述数据信号输入阶段，所述第一控制信号为低电位，所述第二控制信号为高电位，所述第三控制信号为高电位，所述第四控制信号为低电位。

6.根据权利要求2所述的像素驱动电路，其特征在于，在所述编程阶段，所述第一控制信号为低电位，所述第二控制信号为高电位，所述第三控制信号为低电位，所述第四控制信号为低电位。

7.根据权利要求2所述的像素驱动电路，其特征在于，在所述发光阶段，所述第一控制信号为高电位，所述第二控制信号为低电位，所述第三控制信号为低电位，所述第四控制信号为低电位。

8.根据权利要求1所述的像素驱动电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管以及所述第七晶体管均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。

9.根据权利要求1所述的像素驱动电路，其特征在于，所述发光器件为有机发光二极管。

10.一种显示面板，其特征在于，包括权利要求1-9任一项所述的像素驱动电路。