[发明专利]一种FPGA更新配置文件的方法、系统、设备和介质

说明书

本发明提供了一种FPGA更新配置文件的方法、系统、设备和介质。所述方法包括：终端生成待更新的配置文件，将所述配置文件通过网络传输到FPGA；FPGA接收所述配置文件并确认所述配置文件中数据的正确性，若正确，将所述配置文件缓存至外设缓存芯片中，将缓存完成的所述配置文件写入flash芯片中；写入完成后，flash芯片进行配置文件更新。解决了现有技术中技术人员需到设备工作环境中去用JTAG连接器，连接FPGA，通过专用EDA工具进行配置数据传输和flash烧写的问题。

技术领域

本发明涉及一种FPGA更新配置文件的方法、系统、设备和介质。

背景技术

现场可编程门阵列(Field-Programmable Gate Array，FPGA)作为全可编程逻辑器件，其在处理能力、设计可实现性和维护升级性中有很大的灵活度能满足各类场景下的应用需求。FPGA内部含有大量数字逻辑器件和可配置布线网络。通过各类EDA专用FPGA开发软件生成的bitstream可以配置数字器件逻辑内容和各个数字器件的连接关系，从而实现各种复杂算法和逻辑操作。随着FPGA逻辑资源的日益丰富，其配置区SRAM的大小也在迅速提高，现阶段主流FPGA芯片配置文件已接近1Gb，如何将1Gb的文件快速准确灵活的烧录到FPGA配置区flash芯片中是当前工作的难点，同时随着FPGA应用领域的扩展有些极端环境下，工程人员无法现场下载更新程序，例如外太空和深水探测器等。

传统FPGA更新配置文件的方法是，技术人员到设备工作环境中去用JTAG连接器，连接FPGA，通过专用EDA工具进行配置数据传输和flash烧写。

传统更新配置文件的方法流程有诸多缺点，集中表现为三点：一、烧写速度慢。传统的烧写流程为PC机生成烧写文件通过联合测试工作组协议(Joint Test Action Group，JTAG)发送到FPGA配置区逻辑，再由配置区逻辑生成配置时序，最终将配置文件写到flash芯片中。该流程中造成烧写速度慢的原因是PC机通过JTAG协议将文件写入到FPGA控制逻辑中，因为JTAG是慢速串行协议其常用的与PC机通信速率为3MHz，除去延时等待和协议包格式开销，真正有效配置烧写数据传输速率约为200Kbps，而当下主流FPGA芯片的配置文件需要256Mb，因此仅文件传输就需要1000s。使FPGA中flash烧写速度变慢；二、现场近距离操作。由于传统FPGA烧写必须通过JTAG，而JTAG执行低速串行数据传输协议，所以配置FPGA的JTAG线长度不能超过3m，这就导致在一些恶劣环境中无法实现FPGA程序烧写操作；三、设备依赖性。JTAG调试器属于专用调试设备，需要匹配FPGA厂家芯片型号进行单独购买，而且烧写过程必须通过专用工具软件进行，增加的用户进行二次开发和设备维护的成本和复杂度。

发明内容

本发明一方面提供了一种FPGA更新配置文件的方法，所述方法包括：步骤1，终端生成待更新的配置文件，将所述配置文件通过网络传输到FPGA；步骤2，FPGA接收所述配置文件并确认所述配置文件中数据的正确性，若正确，将所述配置文件缓存至外设缓存芯片中，步骤3，将缓存完成的所述配置文件写入flash芯片中；步骤4，写入完成后，flash芯片进行配置文件更新。

可选地，所述步骤1，包括：将FPGA中的MAC内核与外设EthernetPHY芯片进行连接，通过所述外设Ethernet PHY芯片对终端和FPGA之间的数据进行传输。

可选地，所述步骤2，包括：所述FPGA在接收所述配置文件的同时，通过ECC校验判断所述配置文件中数据的正确性；若正确，将所述配置文件缓存至外设缓存芯片中，若错误，FPGA停止接收所述配置文件，并向终端发送错误提示信息。

可选地，所述步骤3，包括：判断所述配置文件是否全部缓存至外设缓存芯片中，若是，将缓存完成的所述配置文件写入flash芯片中。