[发明专利]一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路

权利要求书

1.一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路，其特征在于：包括启动电路，自偏置电流单元，自偏置单元电路和输出电路；

所述启动电路用于向所述自偏置电流单元和自偏置单元电路提供启动电压，并在自偏置电流单元和自偏置单元电路启动后关闭，所述启动电路包括限流单元、启动电压检测电路、钳位反馈电路以及下拉管NM1，所述限流单元与启动电压检测电路串联连接于电源与地之间，下拉管NM1栅极连接至所述限流单元的输出端，源极接地，漏极通过所述钳位反馈电路连接至自偏置电流镜PMOS的栅极Vgp，所述钳位反馈电路的检测输入端Vsense2连接至运算放大器OPA的正输入端Va，用于对偏置结点Va电压进行检测，当检测到该结点电压为低电位时，所述钳位反馈电路导通，下拉管NM1下拉自偏置电流镜PMOS栅极电压Vgp，使得Va上升，钳位反馈电路检测到Va上升后，逐步弱化下拉管NM1的下拉能力，用来阻止Vgp电压的迅速下降，这种负反馈作用使得Vgp电压不会迅速被下拉至一个很低的电平，自偏置的PMOS电流镜的栅源电压Vgs不会因为启动过程中下拉管NM1的强力下拉而剧烈的变化，而是在受到了钳位反馈电路的负反馈作用下，逐步进入正常工作状态，从而避免自偏置带隙基准电路进入第三简并态，保障了输出电路输出的带隙基准电压的精确度。

2.如权利要求1所述的消除自偏置带隙基准简并亚稳态的钳位反馈启动电路，其特征在于：所述钳位反馈电路为第十PMOS管PM10，所述第十PMOS管PM10源极连接至自偏置电流镜PMOS的栅极和运算放大器OPA的输出端Vgp，漏极连接至下拉管NM1的漏极，栅极连接至运算放大器OPA的正输入端Va，用于检测偏置结点Va的电压，作为所述钳位反馈电路的检测输入信号Vsense2，从而控制第十PMOS管PM10导通或关断,所述自偏置电流镜PMOS(PM1、PM2、PM3、PM4)的源极均连接至电源端，PMOS管PM1漏极端连接至运算放大器OPA的负输入端Vb，PMOS管PM2漏极端连接至运算放大器OPA的正输入端Va，PMOS管PM3漏极端作为带隙基准输出端，PMOS管PM4漏极端连接至运算放大器OPA的偏置电流端。

3.如权利要求1所述的消除自偏置带隙基准简并亚稳态的钳位反馈启动电路，其特征在于：所述钳位反馈电路为并联连接的第十PMOS管PM10和第十一PMOS管PM11，所述第十PMOS管PM10的源极与第十一PMOS管PM11的源极相连，并连接至自偏置电流镜PMOS的栅极和运算放大器OPA的输出端Vgp，第十PMOS管PM10的漏极与第十一PMOS管PM11的漏极相连，并连接至下拉管NM1的漏极，第十PMOS管PM10的栅极连接至运算放大器OPA的正输入端Va，第十一PMOS管PM11的栅极连接至运算放大器OPA的负输入端Vb，用于检测偏置结点Va、Vb的电压，作为所述钳位反馈电路的检测输入信号Vsense2、Vsense3，从而控制第十PMOS管PM10、第十一PMOS管PM11导通或关断,所述自偏置电流镜PMOS(PM1、PM2、PM3、PM4)的源极均连接至电源端，PMOS管PM1漏极端连接至运算放大器OPA的负输入端Vb，PMOS管PM2漏极端连接至运算放大器OPA的正输入端Va，PMOS管PM3漏极端作为带隙基准输出端，PMOS管PM4漏极端连接至运算放大器OPA的偏置电流端。

4.如权利要求1所述的消除自偏置带隙基准简并亚稳态的钳位反馈启动电路，其特征在于：所述钳位反馈电路为第一PMOS型二极管PMD1，所述第一PMOS型二极管PMD1源极连接至自偏置电流镜PMOS的栅极和运算放大器OPA的输出端Vgp，其栅极与漏极相连，并连接至下拉管NM1的漏极，所述第一PMOS型二极管PMD1用于对Vgp电压进行钳位，使得Vgp结点电压值始终不低于一个PN结电压，在所述钳位反馈电路中，PN结电压即等于第一PMOS型二极管PMD1的阈值电压,所述自偏置电流镜PMOS(PM1、PM2、PM3、PM4)的源极均连接至电源端，PMOS管PM1漏极端连接至运算放大器OPA的负输入端Vb，PMOS管PM2漏极端连接至运算放大器OPA的正输入端Va，PMOS管PM3漏极端作为带隙基准输出端，PMOS管PM4漏极端连接至运算放大器OPA的偏置电流端。