[发明专利]一种基于FPGA的探地雷达分布式滤波方法

权利要求书

1.一种基于FPGA的探地雷达分布式滤波方法，其特征在于，该方法包括以下步骤：

步骤一、获取探地雷达滤波的滤波器相关参数和数据字长；所述滤波器相关参数包括截止频率、采样频率、滤波器阶数和滤波器系数；所述数据字长包括冲激响应的字长和输入数据的字长；

步骤二、将滤波器系数与二进制地址组合相加得到部分积，并将得到的部分积与对应的二进制地址存入查找表；

所述步骤二的具体过程为：

对于阶数为2N的FIR滤波器，FIR滤波器的N组对称滤波器系数分别为C₀、C₁、C₂、…、C_N-1，其中：C₀、C₁、C₂、…、C_N-1分别代表第一组、第二组、第三组、…、第N组对称滤波器系数；

查找表的输入地址为N位二进制地址{B₀、B₁、B₂、…、B_N-1}，B₀、B₁、B₂、…、B_N-1分别代表N位二进制地址的第一位、第二位、第三位、…、第N位；则N位二进制地址{B₀、B₁、B₂、…、B_N-1}对应的部分积LUT(B₀,B₁,…,B_N-1)为：

LUT(B₀,B₁,…,B_N-1)＝B₀×C₀+B₁×C₁+…+B_N-1×C_N-1

将N位二进制地址{B₀、B₁、B₂、…、B_N-1}和N位二进制地址{B₀、B₁、B₂、…、B_N-1}对应的部分积LUT(B₀,B₁,…,B_N-1)存入查找表；

同理：获得各N位二进制地址对应的部分积，并将获得的各部分积与对应的N位二进制地址存入查找表；

步骤三、通过预先相加的方式对输入数据进行精简，得到精简后的输入数据；

所述步骤三的具体过程为：

将主时钟进行分频，由T+2分频时钟控制来获得2N个字长为T的输入数据，并将获得的2N个字长为T的输入数据输入移位寄存器1；

按T+2分频时钟，从移位寄存器1中选取出需要与相同滤波器系数相乘的数据，将选择出的数据进行预先相加，获得精简后的输入数据，并将精简后的输入数据存入移位寄存器2中；

所述精简后的输入数据中包含N个字长为T+1的数据；

精简后的输入数据中的第n+1个字长为T+1的数据的表达式为：

x′[n]＝x[n]+x[2N-1-n] (n＝0,1,2,...,N-1)

其中：x′[n]为精简后的输入数据中的第n+1个数据，x[n]为2N个字长为T的输入数据中的第n+1个数据，x[2N-1-n]为2N个字长为T的输入数据中的第2N-n个数据；

步骤四、对精简后的输入数据进行逐位右移操作来拼接成查找地址，根据拼接成的查找地址在查找表中得出部分积；

所述步骤四的具体过程为：

步骤四一、将精简后输入数据中的每个数据的最低位拼接成N位查找地址{x′[0][0]、x′[1][0]、x′[2][0]、…、x′[N-1][0]}，其中：x′[N-1][0]为精简后输入数据中的第N个数据的最低位，x′[0][0]为精简后输入数据中的第1个数据的最低位，x′[1][0]为精简后输入数据中的第2个数据的最低位，x′[2][0]为精简后输入数据中的第3个数据的最低位；

步骤四二、将步骤四一拼接成的N位查找地址输入步骤二的查找表中输出对应的部分积；

步骤四三、将精简后输入数据中的每个数据均向右移一位，再将右移后每个数据的最低位拼接成N位新查找地址{x′[0][1]、x′[1][1]、x′[2][1]、…、x′[N-1][1]}；并将拼接成的N位新查找地址{x′[0][1]、x′[1][1]、x′[2][1]、…、x′[N-1][1]}输入步骤二的查找表中输出相应的部分积LUT(x′[0][1],…,x′[N-1][1])；其中：x′[0][1]代表右移后的第1个数据的最低位，x′[1][1]代表右移后的第2个数据的最低位，x′[2][1]代表右移后的第3个数据的最低位，x′[N-1][1]代表右移后的第N个数据的最低位；

步骤四四、重复步骤四三的过程，直至每个数据的所有位都已经过处理；获得每个拼接成的查找地址在查找表中对应的部分积；

步骤五、对步骤四得出的部分积进行移位操作，将移位操作结果进行累加，获得的累加结果即为探地雷达分布式滤波结果；

所述步骤五的具体过程为：

步骤五一、将步骤四得出的部分积按照步骤四中右移的位数进行左移，即对于步骤四中通过右移t位得到的部分积，该通过右移t位得到的部分积需要左移t位，将通过右移t位得到的部分积与2^t相乘；

步骤五二、将各个部分积与对应的2^t相乘的结果进行累加，获得的累加结果即为探地雷达分布式滤波结果；

所述探地雷达分布式滤波结果y为：

2.根据权利要求1所述的一种基于FPGA的探地雷达分布式滤波方法，其特征在于，所述滤波器阶数为2N，输入数据的字长为T。