[发明专利]一种基于FPGA的SNAT系统及方法

权利要求书

1.一种基于FPGA的SNAT系统，其特征在于，包括：RAM块单元、A端口单元、B端口单元和内网接口单元、外网接口单元；所述RAM块单元分别与所述A端口单元、所述B端口单元连接，所述A端口单元分别与所述内网接口单元、所述外网接口单元连接；

所述RAM块单元为FPGA的内部资源，包括有SNAT表项，用于联合所述A端口单元进行SNAT转换和SNAT链接跟踪；

所述A端口单元用于FPGA接收所述内网接口单元或外网接口单元传输的IP数据包，并通过所述RAM块单元采用HASH散列循环查找的方式进行SNAT转换和SNAT链接跟踪；

所述B端口单元用于进行所述RAM块单元中SNAT表项的周期维护；

所述内网接口单元和所述外网接口单元用于接收IP数据包，并将所述IP数据包传输至所述A端口单元进行处理；

所述SNAT转换原理为：

步骤1，内网接口单元接收IP数据包并传输至A端口单元进行源IP和源端口号的解析；

步骤2，所述A端口单元将所述源IP和源端口号作为输入信息进行HASH映射后得到HASH值；所述HASH值包括HASH1值、HASH2值、HASH3值和HASH4值；

步骤3，通过所述HASH值依次查找所述RAM块单元，若所述RAM块单元中存在包括有所述源IP的SNAT表项，则匹配成功，并将所述源IP和源端口号转换成公有IP和匹配成功的HASH值及RAM号，并通过外网接口单元发送出去；所述RAM块单元有8个，每个RAM块单元对应一个RAM号，分别为RAM1号、RAM2号、RAM3号、RAM4号、RAM5号、RAM6号、RAM7号、RAM8号，所述公有IP是预先分配的；

所述步骤3的具体实现过程包括：

步骤A1，通过所述HASH1值查找所述RAM1号，若所述RAM1号对应的RAM块单元中存在包括有所述源IP的SNAT表项，则匹配成功，并将所述源IP和源端口号转换成公有IP和所述HASH1值及所述RAM1号，并通过外网接口单元发送出去；否则通过所述HASH1值依次查找所述RAM2号、所述RAM3号、所述RAM4号、所述RAM5号、所述RAM6号、所述RAM7号和所述RAM8号，若仍未匹配成功，则执行步骤A2；

步骤A2，通过将所述HASH1值分别替换为所述HASH2值、所述HASH3值和所述HASH4值并依次重复所述步骤A1，若仍未匹配成功，则存在冲突并将所述IP数据包丢弃；

所述SNAT链接跟踪原理为：

步骤S1，所述外网接口单元接收服务器返回的IP数据包并通过所述A端口单元解析获得目的IP和目的端口号；所述目的IP和目的端口号为所述步骤3中的所述公有IP和所述匹配成功的HASH值及RAM号；

步骤S2，根据所述匹配成功的HASH值直接查找所述RAM号对应的所述RAM块单元中的SNAT表项，将所述目的IP和目的端口号转换成源IP和源端口号，并通过内网接口单元发送出去。

2.根据权利要求1所述的基于FPGA的SNAT系统，其特征在于，所述SNAT表项的内容包括源IP、源端口号、HASH值、协议号、时间戳和有效标识。

3.根据权利要求1所述的基于FPGA的SNAT系统，其特征在于，所述RAM块单元的数量为8个，且8个RAM块单元并行。

4.根据权利要求1所述的基于FPGA的SNAT系统，其特征在于，所述SNAT表项的周期维护包括通过所述B端口单元周期性进行所述SNAT表项的删除和保留。

5.根据权利要求1所述的基于FPGA的SNAT系统，其特征在于，所述步骤3中将所述源IP和源端口号转换成公有IP和匹配成功的HASH值及RAM号之后还包括将所述匹配成功的RAM号对应的RAM块单元中的SNAT表项的时间戳进行更新。

6.根据权利要求5所述的基于FPGA的SNAT系统，其特征在于，所述SNAT表项的时间戳通过B端口周期性轮询，若所述时间戳与当前时间的差值超过预设值，则删除所述SNAT表项；否则，保留所述SNAT表项。