[发明专利]用于XGPON OLT的OMCI组帧装置及组帧方法

权利要求书

1.一种用于XGPON OLT的OMCI组帧装置，和CPU的PCIE DMA通道连接,用于将CPU发出的DMA数据块进行处理,其特征在于，包括：

DMA写控制电路，和所述PCIE DMA通道连接，用于控制MIC计算OMCI帧数据缓存及MIC计算OMCI帧描述FIFO的写入过程；

MIC计算读控制电路，和所述MIC计算OMCI帧数据缓存及MIC计算OMCI帧描述FIFO的读口连接，用于对MIC计算OMCI帧数据缓存及MIC计算OMCI帧描述FIFO的读口的读过程进行控制并计算得到MIC值后,输出对应的带正确MIC值的OMCI数据帧和帧描述；

OMCI帧重写电路，与所述MIC计算读控制电路的输出端相连接，且与OMCI帧数据缓存和OMCI帧描述FIFO的输入相连接，用于将对应的OMCI帧数据内容和描述,重写入OMCI帧数据缓存以及OMCI帧描述FIFO中；

MIC计算逻辑，与MIC计算读控制电路连接，用于在MIC计算读控制电路的控制下，对数据帧的MIC值进行计算；计算MIC值后，输出给对应的数据帧，在帧尾替换相应的MIC值。

2.根据权利要求1所述的用于XGPON OLT的OMCI组帧装置，其特征在于：

其中，所述MIC计算读控制电路与MIC计算OMCI帧数据缓存和MIC计算OMCI帧描述FIFO以及MIC计算逻辑相连，

所述MIC计算OMCI帧数据缓存和MIC计算OMCI帧描述FIFO输入端和所述DMA写控制电路的输出端相连接，输出端和所述MIC计算读控制电路的输入端相连接，所述MIC计算逻辑和所述MIC计算读控制电路连接。

3.根据权利要求2所述的用于XGPON OLT的OMCI组帧装置，其特征在于：

其中，在所述OMCI帧重写电路中，所述OMCI帧重写电路的输入端和所述MIC计算读控制电路输出端连接。

4.根据权利要求3所述的用于XGPON OLT的OMCI组帧装置，其特征在于：

其中，XGEM组帧器与OMCI帧数据缓存、OMCI帧描述FIFO的输出端连接，

所述XGTC组帧器与所述XGEM组帧器的输出端连接。

5.根据权利要求1至4中任意一项所述的用于XGPON OLT的OMCI组帧装置的组帧方法，用于将CPU的PCIE DMA通道发出的DMA数据块进行处理，得到对应的XGEM帧和XGTC帧，其特征在于，包括以下步骤：

DMA写控制电路将DMA数据块内OMCI帧的帧数据内容写入MIC计算OMCI帧数据缓存,将OMCI帧描述进行处理，写入MIC计算OMCI帧描述FIFO中，当DMA数据块传输结束时,停止本次DMA数据块写入过程；

根据MIC计算OMCI帧描述FIFO写入的帧描述信息,将OMCI帧从MIC计算OMCI帧数据缓存读出，同时发送给MIC计算逻辑，生成本帧对应的MIC值；

根据描述内的mic_en指示，决定在每一个完整的OMCI帧尾部，是否替换MIC值；

将替换了MIC值的32bit位宽的OMCI帧，根据在64bit新数据总线内的奇偶位置，以及帧尾部长度大小，第二次写入64bit的OMCI帧数据缓存，并将OMCI帧描述写入OMCI帧描述FIFO，并最后由OMCI帧数据缓存及OMCI帧描述FIFO读侧的XGEM组帧器，将其封装成带XGEM帧头的OMCI帧,以10G bps的速率向下游发送。

6.根据权利要求5所述的组帧方法，其特征在于：

其中，当PCIE DMA通道产生结束标志信号tx_req_clr时,即表示相应完整单位的DMA数据块传输结束，所述DMA数据块包括多个OMCI帧，该OMCI帧包括OMCI帧描述和帧数据内容，OMCI帧描述包括帧属性描述和原始帧长描述；

对应的，所述DMA写控制电路将DMA数据块中的OMCI帧描述进行处理后，写入MIC计算OMCI帧描述 FIFO中，将帧数据内容写入到MIC计算OMCI帧数据缓存。